[發明專利]一種MOS型器件的制造方法

有效

• 申請號: 201711097266.2
• 申請日: 2017-11-09
• 公開（公告）號: CN107887447B
• 公開（公告）日: 2021-01-19
• 發明（設計）人: 楊同同;柏松;黃潤華
• 申請（專利權）人: 中國電子科技集團公司第五十五研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/80
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 柏尚春

本發明公開了一種MOS型器件及其制造方法，該MOS器件包括外延層，位于外延層上方的臺面，位于外延層上方并分布于臺面兩側的阱區域，刻蝕阱區域得到槽區域，在所得槽區域內外延生長得到源區域，在臺面上方依次生長柵氧化層和柵極，在阱區域上方設置源極，外延層下方設置漏極。該MOS器件僅通過外延工藝和CMP工藝形成阱區域和源區域，而不需要離子注入工藝來進行阱和源區域的制造，可以降低離子注入帶來的晶格損傷，可以精準的控制阱區域和源區域的摻雜濃度等，可以使得溝道的長度不再受光刻精度的限制。

技術領域

本發明涉及一種功率半導體及其制造方法，特別涉及一種MOS型器件及其制造方法。

背景技術

MOS型器件結構有著柵極控制電路簡單、開啟時間和關斷時間較短等優點，使得MOS型器件極大的利于電路的集成。MOS型器件的阱區域和源極區域通常是由離子注入等工藝來完成的。離子注入需要極大的能量，會對材料的晶格造成損傷。盡管可以通過高溫退火等工藝得到一定程度的修復，但是會留下永久性的晶格損傷。另外離子注入工藝的要求相對較高。

發明內容

發明目的：為了解決離子注入形成阱區域和源極區域對材料晶格造成的損傷，本發明提出了一種MOS型器件及其制造方法，該方法不需要離子注入工藝，僅僅用外延和刻蝕等工藝可以制造出MOS型器件的阱區域和源極區域。

技術方案：本發明所述一種MOS型器件，包括外延層，位于外延層上方的臺面，位于外延層上方并分布于臺面兩側的阱區域，刻蝕阱區域得到槽區域，在所得槽區域內外延生長得到源區域，在臺面上方依次生長柵氧化層和柵極，在阱區域上方設置源極，外延層下方設置漏極。

所述阱區域高度與臺面高度相同。

所述槽區域的深度和寬度均小于阱區域的寬度和深度。

所述源區域高度與臺面高度相同。

所述外延層為第一導電類型；所述阱區域為第二導電類型；所述源極區為第一導電類型。

所述第一導電類型為n型，第二導電類型為p型。

所述第一導電類型為p型，第二導電類型為n型。

上述MOS型器件的制造方法，包含以下步驟：(1)在外延層上刻蝕形成臺面；(2) 在臺面上方外延生長初始阱區域，通過CMP工藝對阱區域進行處理，形成表面光滑的阱區域；(3)對阱區域刻蝕形成槽區域；(4)在步驟(3)中形成的阱區域和槽區域上方外延生長得到初始源區域，CMP工藝對得到的初始源區域進行處理，得到表面光滑的源區域；(5)在臺面上方形成柵氧化層和柵電極；(6)隨后金屬化得到源極和漏極； (7)淀積隔離介質層。

步驟(2)中，所述的初始阱區域高度大于臺面的高度。

步驟(3)中，所述初始源區域高度大于臺面高度。

有益效果：本發明不需要離子注入工藝來進行阱和源極區域的制造，而是僅應用外延和刻蝕等工藝制造所需的阱區域和源極區域，可以降低離子注入帶來的晶格損傷，可以精準的控制阱區域和源極區域的摻雜濃度等，可以使得溝道的長度不再受光刻精度的限制。

附圖說明

圖1為本發明制造的MOSFET器件結構示意圖；

圖2為本發明制造的IGBT器件結構示意圖；

圖3為本發明制造MOSFET器件的流程示意圖；

圖4為本發明制造IGBT器件的流程示意圖。

具體實施方式

實施例1：如圖3所示，為制造MOSFET器件的流程。

(1)外延生長外延層1，以便能夠滿足器件的阻斷要求，如圖3(a)所示；