[發明專利]半導體器件

有效

• 申請號: 201711096653.4
• 申請日: 2017-11-09
• 公開（公告）號: CN108063139B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 全輝璨;裵德漢;申憲宗;張在蘭;趙文祺;曹永宇
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L23/64
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

一種半導體器件包括：包括第一區域和第二區域的基板；在基板的第一區域上的單元柵圖案；在基板的第二區域上的虛設柵圖案；在基板的第二區域上且在虛設柵圖案之上的電阻器圖案；以及聯接到每個連接區的連接結構。電阻器圖案包括主體區和在主體區的兩側的連接區。當在平面圖中看時，虛設柵圖案交疊主體區而不交疊連接區。

技術領域

本公開涉及半導體器件，具體地，涉及包括場效應晶體管和電阻器圖案的半導體器件。

背景技術

由于半導體器件的小尺寸、多功能、低成本和/或其他特性，半導體器件被用于電子產業中。半導體器件可以分為用于存儲數據的存儲器件、用于處理數據的邏輯器件以及既包括存儲器又包括邏輯元件的混合器件。為了滿足對于快速和/或低功耗的電子裝置的提高的需求，期望開發具有高可靠性、高性能和/或多功能的半導體器件。半導體器件的復雜度和/或集成度可能增加。

發明內容

本發明構思的一些示例實施方式提供具有改善的電特性的高可靠的半導體器件。

根據本發明構思的一些示例實施方式，一種半導體器件可以包括：包括第一區域和第二區域的基板；在基板的第一區域上的單元柵圖案；在基板的第二區域上的虛設柵圖案；在基板的第二區域上且在虛設柵圖案之上提供的電阻器圖案；以及聯接到每個連接區的連接結構。電阻器圖案包括主體區和在主體區的兩側的連接區。當在平面圖中看時，虛設柵圖案交疊主體區而不交疊連接區。

根據本發明構思的一些示例實施方式，一種半導體可以包括：包括第一區域和第二區域的基板；在基板的第一區域上的單元晶體管；在基板的第二區域上并且包括虛設接觸的虛設結構；覆蓋單元晶體管和虛設結構的下層間絕緣層；在第一區域的下層間絕緣層中并且聯接到單元晶體管的接觸；在第二區域的下層間絕緣層上的電阻器圖案；連接到電阻器圖案和虛設接觸的連接通路。電阻器圖案可以布置為使得虛設接觸在電阻器圖案下面。

根據本發明構思的一些示例實施方式，一種半導體器件可以包括：包括第一區域和第二區域的基板；在基板的第一區域上的單元柵圖案；在單元柵圖案的一側的源/漏區；分別連接到單元柵圖案和源/漏區的柵接觸和源/漏接觸；以及在基板的第二區域上的電阻器圖案。柵接觸的頂表面和源/漏接觸的頂表面可以位于與單元柵圖案的頂表面基本上相同的水平。電阻器圖案可以位于比源/漏接觸的頂表面和柵接觸的頂表面高的水平。

根據本發明構思的一些示例實施方式，一種半導體器件可以包括：包括第一區域和第二區域的基板；在基板的第一區域上的單元晶體管；在基板的第二區域上并且包括虛設柵圖案的虛設結構；覆蓋單元晶體管和虛設結構的下層間絕緣層；在第一區域上且在下層間絕緣層中并且聯接到單元晶體管的接觸；在第二區域上且在下層間絕緣層上的電阻器圖案；以及連接到電阻器圖案的連接通路。電阻器圖案可以布置為使得虛設柵圖案在電阻器圖案下面。連接通路可以布置為使得虛設柵圖案不交疊連接通路。

根據本發明構思的一些示例實施方式，一種半導體器件可以包括：包括第一區域和第二區域的基板；在基板上并且包括第一柵圖案和虛設柵圖案的多個柵圖案；在第一柵圖案的頂表面上的柵互連結構；在基板的第二區域上的電阻器圖案；以及延伸穿過電阻器圖案的連接部分的連接結構。電阻器圖案包括主體部分和從主體部分延伸的連接部分。主體部分在虛設柵圖案的頂表面的頂部上。連接結構包括與虛設柵圖案的側壁間隔開的側壁。第一柵圖案在基板的第一區域上在第一方向上延伸，虛設柵圖案在基板的第二區域上在第一方向上延伸。

附圖說明

通過以下結合附圖的簡要描述，本發明構思將被更清晰地理解。附圖描繪了如在這里描述的非限制性的示例實施方式。

圖1A至1D是示出根據本發明構思的一些示例實施方式的半導體器件的電阻器圖案的平面圖。

圖2是示出根據本發明構思的一些示例實施方式的半導體器件的平面圖。

圖3是沿圖2的線I-I'、II-II'和III-III'截取的截面圖，圖4是沿圖2的線IV-IV'截取的截面圖。