[發明專利]一種全耗盡SOI結構的制作方法

有效

• 申請號: 201711092666.4
• 申請日: 2017-11-08
• 公開（公告）號: CN107910264B
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 鮑宇
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06
• 代理公司: 上海申新律師事務所 31272
• 代理人: 嚴羅一

本發明提供了一種全耗盡SOI結構的制作方法，主要包括步驟：形成半導體材料層，并對半導體材料層進行圖形化；在半導體材料層的頂面和兩側面上形成溝道材料層；去除圖形化后的半導體材料層；形成氧化層，使氧化層覆蓋埋氧層的頂面、溝道材料層的頂面和兩側面；減薄氧化層，形成淺溝槽隔離結構；繼續完成剩余工藝，以形成全耗盡SOI結構。該制作方法改進了FD?SOI的制備工藝，降低了生產成本，并且使得包含該全耗盡SOI結構的半導體器件能夠更好地發揮出性能優勢，并顯著地節省功耗；因此，所述全耗盡SOI結構的制作方法及依據該制作方法制得的產品均具有廣闊的應用前景與良好的市場潛力。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種全耗盡SOI結構的制作方法。

背景技術

在絕緣體上硅(SOI)技術中，在覆蓋例如氧化硅的絕緣材料層的薄硅層上形成金屬氧化物半導體場效晶體管(MOSFET)。形成在SOI上的裝置提供優于其大塊對應物的許多優點。舉例來說，SOI裝置一般具有減少的結電容、小到沒有的反向主體效應、軟錯誤免疫性、完全的介電隔離以及小到沒有的栓鎖效應。因此，SOI技術可實現較高速的性能、較高的組裝密度以及減少的功率消耗。

現有技術中，存在兩種類型的常規SOI結構：部分耗盡SOI(PD-SOI)結構以及全耗盡SOI(FD-SOI)結構。其中，在32nm/28nm及以下節點的高階半導體制造工藝中，包含全耗盡SOI結構(FD-SOI)的晶圓(全耗盡晶圓)主要由埋氧層(BOX)和BOX之上的極薄硅層組成，從而為在此層建成的晶體管提供獨特性能，FD-SOI以極薄的頂層確保了晶體管的各種關鍵屬性。與傳統Bulk CMOS相比，在保持相同性能的前提下，全耗盡晶圓可節省高達40％的功耗。同樣，依據不同的設計優化，以全耗盡晶圓為基礎的處理器峰值性能最高可提升 60％。

發明內容

針對現有技術中存在的技術缺陷，本發明旨在改進FD-SOI的制備工藝，降低生產成本，并提供一種新的全耗盡SOI結構。

具體地，本發明采用如下技術方案：

一種全耗盡SOI結構的制作方法，其包括以下步驟：

S1：提供一半導體襯底，在所述半導體襯底的頂面設置有一埋氧層；在所述埋氧層的頂面上形成一半導體材料層，并對所述半導體材料層進行圖形化；

S2：在圖形化后的半導體材料層的頂面和兩側面上形成一溝道材料層；

S3：去除所述圖形化后的半導體材料層；

S4：形成一氧化層，使所述氧化層覆蓋所述埋氧層的頂面、所述溝道材料層的頂面和兩側面；

S5：減薄所述氧化層，以使減薄后的所述氧化層的頂面與所述溝道材料層的頂面齊平，從而使所述溝道材料層兩側的所述氧化層形成淺溝槽隔離結構 (STI)；

S6：繼續完成剩余的柵極制備工藝、源漏極制備工藝，以進一步形成全耗盡SOI結構；此步驟中的這些工藝都是本領域中的常規技術手段，并且不涉及本發明的發明點，因此在本文中不再贅述。

優選地，在上述全耗盡SOI結構的制作方法的所述S1中，所述半導體材料層的材質為Si。

優選地，在上述全耗盡SOI結構的制作方法的所述S2中，所述溝道材料層的材質選自以下任一種：SiGe，SiC，Si。基于NMOS管和PMOS管結構的不同，可選擇合適的溝道材料層的材質；其中，值得說明的是，當所述半導體材料層的材質為Si時，所述溝道材料層的材質可為SiGe或SiC；當所述半導體材料層的材質為Si以外的半導體材質時，例如為Ge時，所述溝道材料層的材質可為Si。

優選地，在上述全耗盡SOI結構的制作方法的所述S2中，所述溝道材料層的厚度≤100nm。

優選地，在上述全耗盡SOI結構的制作方法的所述S2中，所述溝道材料層通過外延生長形成。