[發明專利]一種全耗盡SOI結構的制作方法有效
| 申請號： | 201711092666.4 | 申請日： | 2017-11-08 |
| 公開（公告）號： | CN107910264B | 公開（公告）日： | 2020-06-30 |
| 發明（設計）人： | 鮑宇 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/336 | 分類號： | H01L21/336;H01L29/06 |
| 代理公司： | 上海申新律師事務所 31272 | 代理人： | 嚴羅一 |
| 地址： | 201203 上海市浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 耗盡 soi 結構 制作方法 | ||
1.一種全耗盡SOI結構的制作方法，其特征在于，包括以下步驟：
S1：提供一半導體襯底，在所述半導體襯底的頂面設置有一埋氧層；在所述埋氧層的頂面上形成一半導體材料層，并對所述半導體材料層進行圖形化；
S2：在圖形化后的半導體材料層的頂面和兩側面上形成一溝道材料層；
S3：去除所述圖形化后的半導體材料層；
S4：形成一氧化層，使所述氧化層覆蓋所述埋氧層的頂面、所述溝道材料層的頂面和兩側面；
S5：減薄所述氧化層，以使減薄后的所述氧化層的頂面與所述溝道材料層的頂面齊平，從而使所述溝道材料層兩側的所述氧化層形成淺溝槽隔離結構；
S6：繼續完成剩余的柵極制備工藝、源漏極制備工藝，以進一步形成全耗盡SOI結構；
其中，在所述S2中，所述溝道材料層的厚度≤100nm；
其中，在所述S4和S5中，所述氧化層的材質為氧化硅。
2.根據權利要求1所述的全耗盡SOI結構的制作方法，其特征在于，在所述S1中，所述半導體材料層的材質為Si。
3.根據權利要求1所述的全耗盡SOI結構的制作方法，其特征在于，在所述S2中，所述溝道材料層的材質選自以下任一種：SiGe，SiC，Si。
4.根據權利要求1所述的全耗盡SOI結構的制作方法，其特征在于，在所述S2中，所述溝道材料層通過外延生長形成。
5.根據權利要求1所述的全耗盡SOI結構的制作方法，其特征在于，在所述S3中，采用濕法刻蝕去除所述圖形化后的半導體材料層。
6.根據權利要求1所述的全耗盡SOI結構的制作方法，其特征在于，在所述S4中，采用沉積方法形成所述氧化層。
7.根據權利要求1所述的全耗盡SOI結構的制作方法，其特征在于，在所述S5中，采用化學機械拋光方法減薄所述氧化層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711092666.4/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
