[發明專利]具有集成電感器的半導體結構

有效

• 申請號: 201711085852.5
• 申請日: 2017-11-07
• 公開（公告）號: CN109524388B
• 公開（公告）日: 2020-07-31
• 發明（設計）人: 李名哲;陳奕男;陳升照;周正賢;蔡正原
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L23/522
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

本發明實施例涉及具有集成電感器的半導體結構。本發明實施例揭示一種半導體結構，其包含：襯底；所述襯底上方的第一鈍化層；所述第一鈍化層上方的第二鈍化層；及所述第二鈍化層中的磁芯；其中所述磁芯包含第一磁性材料層及在所述第一磁性材料層上方的第二磁性材料層，所述第一磁性材料層及所述第二磁性材料層被高電阻隔離層分離，且所述高電阻隔離層具有大于約1.3歐姆?厘米的電阻率。

技術領域

本發明實施例涉及其中具有集成電感器的半導體結構。

背景技術

通常，電感器是可在由電流通過其產生的磁場中存儲能量的無源電子組件。電感器可被構造為纏繞電介質或磁性材料的芯的導電材料的線圈。可經測量的電感器的一個參數是電感器存儲磁能的能力，也稱為電感器的電感。可經測量的另一參數是電感器的質量(Q)因子。電感器的Q因子是電感器效率的衡量，且可被計算為給定頻率下的電感器的感抗與電感器的電阻的比率。

傳統上，電感器用作分立組件，其被放置在例如印刷電路板(PCB)等襯底上且經由接觸焊盤及導電跡線連接到系統的其它部分，例如集成電路(IC)芯片。分立電感器體積龐大，在PCB上需要更大的占據面積，且消耗大量電力。歸因于電裝置的持續小型化，將電感器集成到IC芯片中是理想的。因此，需要制造提供尺寸、成本及功率降低的優點而不犧牲電性能的集成電感器。

發明內容

本發明實施例涉及一種半導體結構，其包括：襯底；所述襯底上方的第一鈍化層；所述第一鈍化層上方的第二鈍化層；及所述第二鈍化層中的磁芯；其中所述磁芯包含第一磁性材料層及在所述第一磁性材料層上方的第二磁性材料層，所述第一磁性材料層及所述第二磁性材料層被高電阻隔離層分離，且所述高電阻隔離層具有大于約1.3歐姆-厘米的電阻率。

本發明實施例涉及一種半導體結構，其包括：第一鈍化層；所述第一鈍化層上方的第二鈍化層；所述第二鈍化層上方的第三鈍化層；所述第一鈍化層中的下部線圈段；所述第三鈍化層中的上部線圈段；及磁芯，其在所述第二鈍化層中且與所述下部線圈段及所述上部線圈段絕緣；其中所述磁芯包含第一磁性材料層及在所述第一磁性材料層上方的第二磁性材料層，所述第一磁性材料層及所述第二磁性材料層被包含高電阻隔離層及低電阻隔離層的復合隔離層分離，且所述高電阻隔離層的電阻率大于所述低電阻隔離層的電阻率。

本發明實施例涉及一種半導體結構，其包括：第一鈍化層；所述第一鈍化層上方的第二鈍化層；所述第二鈍化層上方的第三鈍化層；所述第一鈍化層中的下部線圈段；所述第三鈍化層中的上部線圈段；及磁芯，其在所述第二鈍化層中且與所述下部線圈段及所述上部線圈段絕緣；其中所述磁芯從底部到頂部包含第一磁性材料層、第二磁性材料層、第三磁性材料層及第四磁性材料層，所述第一磁性材料層及所述第二磁性材料層被第一低電阻隔離層分離，所述第二磁性材料層及所述第三磁性材料層被高電阻隔離層分離，所述第三磁性材料層及所述第四磁性材料層被第二低電阻隔離層分離，且所述高電阻隔離層的電阻率大于所述低電阻隔離層的電阻率。

附圖說明

在結合附圖閱讀時根據以下詳述最佳地理解本發明實施例的方面。應注意，根據標準行業慣例，各種特征不一定按比例繪制。具體地，為了使討論清楚起見可任意增大或減小各種特征的尺寸。

圖1說明了根據本發明實施例的實施例的具有在半導體制造工藝的后段制程(BEOL)處理期間形成在鈍化層中的集成電感器的半導體裝置的橫截面視圖；

圖2A到圖2E說明了根據本發明實施例的各種實施例的磁芯的橫截面視圖；

圖3到圖13說明了根據本發明實施例的實施例的在各個制造階段的半導體裝置的橫截面視圖；及

圖14是說明根據本發明實施例的各種實施例的集成電感器相對于不同材料的隔離層的渦流能量損失的圖。

具體實施方式