[發(fā)明專利]基于流水線結(jié)構(gòu)的安全處理器

在審

• 申請?zhí)枺?/td>: 201711082754.6
• 申請日: 2017-11-06
• 公開（公告）號: CN109753827A
• 公開（公告）日: 2019-05-14
• 發(fā)明（設(shè)計）人: 汪家祥;吳亞坤;于柏森;李晗璐
• 申請（專利權(quán)）人: 中天安泰（北京）信息技術(shù)有限公司
• 主分類號: G06F21/71
• 分類號: G06F21/71
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提出了一種安全處理器，該安全處理器的內(nèi)部設(shè)置有流水線結(jié)構(gòu)的處理器核心，在核心流水線上設(shè)置有與所述核心流水線并行工作的旁路審核邏輯電路；所述旁路審核邏輯電路用于對所述核心流水線上處理的指令進行審核，并利用審核結(jié)果判定該指令在所述核心流水線上是否允許提交。本發(fā)明的實施例提出了新型處理器架構(gòu)，實現(xiàn)了直接干預核心流水線的安全處理器，安全處理器的運行提高了計算設(shè)備的安全性；并且旁路設(shè)置審核單元以保證處理器運行的高效性。

技術(shù)領(lǐng)域

本發(fā)明屬于計算機安全領(lǐng)域，尤其涉及一種配置有安全機制流水線的安全處理器。

背景技術(shù)

隨著近年來計算機和智能終端的廣泛普及，以及互聯(lián)網(wǎng)技術(shù)的高速發(fā)展，設(shè)備安全的問題也更是日益凸顯。而處理器作為計算設(shè)備的關(guān)鍵核心，處理器的安全問題將嚴重影響整個計算設(shè)備的安全性。

處理器，主要分為中央處理器(CPU，Central Processing Unit)和圖形處理器(GPU，Graphic Processing Unit)，由于主流的CPU和GPU都是基于流水線結(jié)構(gòu)的處理器，其處理器結(jié)構(gòu)是比較相似的，只是處理器不同類型的數(shù)據(jù)，而且很多廠商會將CPU和GPU放在一個芯片上進行流片，因此后文將統(tǒng)一以CPU進行論述。

目前，針對處理器的安全技術(shù)主要有硬件虛擬化技術(shù)和TrustZone技術(shù)。例如Intel、AMD等CPU廠商，利用硬件虛擬化技術(shù)來實現(xiàn)CPU的安全；硬件虛擬化技術(shù)是一種基于指令調(diào)度權(quán)限管理和控制的安全機制，如虛擬機監(jiān)視器(VMM，Virtual Machine Monitor，也被稱為Hypervisor)，專指在使用硬件虛擬化技術(shù)時創(chuàng)建出的特權(quán)層，該層提供給虛擬機開發(fā)者，用來實現(xiàn)虛擬硬件與真實硬件的通信和事件處理，VMM的權(quán)限級別要大于操作系統(tǒng)的權(quán)限。如圖1所示，在Intel虛擬化技術(shù)架構(gòu)中，VMM的權(quán)限可被視為處于ring-1級。ARM架構(gòu)CPU的TrustZone技術(shù)，為用戶模式和特權(quán)模式引入了安全狀態(tài)標識和判斷機制，以決定系統(tǒng)是運行在非安全的“普通”執(zhí)行環(huán)境下，還是運行在安全可信任的“安全”環(huán)境下。安全監(jiān)控器(Monitor)控制著安全與“普通”環(huán)境之間的轉(zhuǎn)換，圖2為TrustZone模式下兩個并行安全環(huán)境的示意圖。

但無論是Intel硬件虛擬化技術(shù)，還是ARM的TrustZone技術(shù)，本質(zhì)上都是基于度量驗證和安全執(zhí)行環(huán)境構(gòu)建，無法做到在CPU運行時直接干預CPU核心流水線上的指令執(zhí)行的實時控制，缺少安全機制直接參與核心流水線的CPU架構(gòu)。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的一個目的是提出一種安全處理器，以解決現(xiàn)有技術(shù)中無法做到在CPU運行時直接干預CPU核心流水線上的指令執(zhí)行的實時控制，缺少安全機制直接參與核心流水線的CPU架構(gòu)的問題。

在一些說明性實施例中，所述安全處理器，其內(nèi)部設(shè)置有流水線結(jié)構(gòu)的處理器核心，在核心流水線上設(shè)置有與所述核心流水線并行工作的旁路審核邏輯電路；所述旁路審核邏輯電路用于對所述核心流水線上處理的指令進行審核，并利用審核結(jié)果判定該指令在所述核心流水線上是否允許提交。

在一些優(yōu)選地實施例中，所述核心流水線至少包含譯碼邏輯電路、以及流水級位于所述譯碼邏輯電路之后的提交邏輯電路；所述旁路審核邏輯電路被配置為旁路架設(shè)在所述核心流水線上的所述譯碼邏輯電路與所述提交邏輯電路之間的位置。

在一些優(yōu)選地實施例中，所述核心流水線上還包括位于所述譯碼邏輯電路與所述提交邏輯電路之間的重排序緩沖邏輯電路；所述旁路審核邏輯電路的輸入接口被配置在所述譯碼邏輯電路的輸出接口上，所述旁路審核邏輯電路的輸出接口被配置在所述重排序緩沖邏輯電路的輸入接口上。

在一些優(yōu)選地實施例中，所述旁路審核邏輯電路，具體包括：指令比對單元，用于利用基準值對輸入的指令值進行比對，輸出比對結(jié)果；存儲單元，用于向所述指令比對單元提供所述基準值。