[發明專利]半導體裝置、半導體結構及其形成方法

有效

• 申請號: 201711077497.7
• 申請日: 2017-11-06
• 公開（公告）號: CN108735705B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 彭士瑋;陳志良;楊超源;楊惠婷;曾健庭;林威呈
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

一種半導體裝置或結構包括第一圖案金屬層，所述第一圖案金屬層設置在第一供電金屬區與第二供電金屬區之間，所述第一圖案金屬層包括內部路線及電源路線。跟隨引腳將第一供電金屬區耦合到電源路線。第二供電金屬區比第一供電金屬區寬。第一供電金屬區具有與第一圖案金屬層實質上相同的厚度。第一供電金屬區包含第一金屬且跟隨引腳包含第二金屬。

技術領域

本發明實施例是有關于一種半導體裝置、一種半導體結構及其形成方法。

背景技術

產業趨勢已使得在給定襯底上形成的晶體管的數目持續增大。在過去的四十年間，對更大的效能(例如，提高的處理速度、存儲容量等)、縮小的形狀因數(form factor)、延長的電池壽命、及較低的成本的持續需求一直驅動著半導體制作行業的發展。響應此需求，本行業已持續減小半導體裝置組件的大小，進而使得現代集成芯片可包括數百萬或數十億個排列在單個半導體管芯上的半導體裝置。因此，半導體裝置的金屬節距(pitch)已減小以適應更小的晶體管。傳統的半導體裝置包括襯底、位于所述襯底上方的電路、及對所述電路的各組件進行內連且符合電遷移(electromigration，EM)規則的金屬線。

EM是一種半導體裝置的金屬線的離子/原子從所述金屬線的第一區域遷移到第二區域的現象，且涉及在所述金屬線的第一區域處形成空隙(void)以及在所述金屬線的第二區域處累積離子/原子，在所述金屬線的第一區域處形成空隙可能在半導體裝置中造成開路(open circuit)，在所述金屬線的第二區域處累積離子/原子可能在半導體裝置中造成短路(short circuit)。EM規則被建成為限制穿過金屬線流動的電流以將EM限制在可接受的水平。

發明內容

本發明實施例的半導體裝置包括第一圖案金屬層以及跟隨引腳。所述第一圖案金屬層設置在第一供電金屬區與第二供電金屬區之間。所述第一圖案金屬層包括：內部路線以及第一電源路線。所述跟隨引腳將所述第一供電金屬區耦合到所述第一電源路線。

本發明實施例的半導體結構包括第一單元以及第二單元。所述第一單元包括第一供電金屬線、第二供電金屬線以及第一圖案金屬層。所述第二供電金屬線具有比所述第一供電金屬線的寬度大的寬度。第一圖案金屬層設置在所述第一供電金屬線與所述第二供電金屬線之間且具有與所述第一供電金屬線的寬度實質上相同的寬度。所述第一圖案金屬層包括第一內部路線以及第一電源路線。所述第二單元形成在所述第一單元下方。所述第二單元包括第三供電金屬線、第四供電金屬線以及第二圖案金屬層。所述第三供電金屬線緊鄰所述第一供電金屬線且具有與所述第一供電金屬線實質上相同的寬度。所述第四供電金屬線遠離所述第二供電金屬線且具有比所述第三供電金屬線的寬度大的寬度。所述第二圖案金屬層設置在所述第三供電金屬線與所述第四供電金屬線之間，且具有與所述第三供電金屬線的寬度實質上相同的寬度，所述第二圖案金屬層包含第二內部路線。

本發明實施例的形成半導體結構的方法包括：形成第一供電金屬層；在所述第一供電金屬層之上形成第一金屬圖案層，所述第一金屬圖案層具有比所述第一供電金屬層的寬度小的寬度且具有多條不同的金屬線；在所述第一金屬圖案層之上形成第二供電金屬層，所述第二供電金屬層具有與所述第一金屬圖案層實質上相同的寬度；以及將跟隨引腳耦合到所述第二供電金屬層與所述第一金屬圖案層的所述多條不同的金屬線中的至少一條不同的金屬線二者。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本發明的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1說明根據本發明的半導體單元內連金屬圖案結構的實施例。

圖2說明根據本發明的兩個示例性半導體單元內連金屬圖案結構。

圖3說明根據本發明的示例性半導體單元內連金屬圖案結構。

圖4說明根據本發明的示例性半導體單元內連金屬圖案結構。