[發明專利]一種電平轉換電路以及芯片系統

有效

• 申請號: 201711074626.7
• 申請日: 2017-11-03
• 公開（公告）號: CN109756222B
• 公開（公告）日: 2022-12-20
• 發明（設計）人: 索超
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

1.一種電平轉換電路，其特征在于，包括：第一N型金屬氧化物半導體NMOS管，第二NMOS管，第三NMOS管，第四NMOS管，第一P型金屬氧化物半導體PMOS管，第二PMOS管，第一反相器，以及第二反相器，其中：

所述第一NMOS管與所述第二NMOS管的源極都與電源負極或地線連接，所述第一NMOS管的漏極與所述第三NMOS管的柵極連接，所述第一NMOS管的柵極與所述第三NMOS管的源極或漏極中的任意一個連接；

所述第二NMOS管的柵極與所述第四NMOS管的源極或漏極中的任意一個連接，所述第二NMOS管的漏極與所述第四NMOS管的柵極連接；

所述第一PMOS管與第二PMOS管的源極與第一電源連接，所述第一電源的輸出為目標高電平，所述第一PMOS管的柵極與所述第四NMOS管的柵極連接，若所述第一NMOS管的柵極與所述第三NMOS管的源極連接，則所述第一PMOS管的漏極與所述第三NMOS管的漏極連接，若所述第一NMOS管的柵極與所述第三NMOS管的漏極連接，則所述第一PMOS管的漏極與所述第三NMOS管的源極連接；

所述第二PMOS管的柵極與所述第三NMOS管的柵極連接，若所述第二NMOS管的柵極與所述第四NMOS管的源極連接，則所述第二PMOS管的漏極與所述第四NMOS管的柵極連接，若所述第二NMOS管的柵極與所述第四NMOS管的漏極連接，則所述第二PMOS管的漏極與所述第四NMOS管的柵極連接；

所述第一反相器的輸入端與所述第二NMOS管的漏極連接，所述第一反相器的輸出為目標輸出信號，所述第一反相器與所述第一電源連接，所述第一反相器還與電源負極或地線連接；

所述第二反相器的輸入端輸入待轉換的輸入信號，所述待轉換的輸入信號的高電平為待轉換高電平，所述第二反相器的輸出端與所述第一NMOS管的柵極連接，所述第二反相器與第二電源連接，所述第二反相器還與電源負極或地線連接，所述第二電源的輸出為待轉換電平。

2.根據權利要求1所述的電平轉換電路，其特征在于，所述電平轉換電路還包括第三反相器；

所述第三反相器的輸入端與所述第二反相器的輸出的連接，所述第三反相器的輸出端與所述第二NMOS管的柵極連接，所述第三反相器與所述第二電源連接，所述第三反相器還與電源負極或地線連接。

3.根據權利要求2所述的電平轉換電路，其特征在于，包括：

當所述第二反相器的輸入端的輸入的待轉換電平為邏輯1的待轉換高電平時，所述第一NMOS截止，所述第二NMOS導通，所述第三NMOS導通，所述第四NMOS截止，所述第一PMOS導通，所述第二PMOS截止，所述第一反相器輸出所述目標高電平。

4.根據權利要求2所述的電平轉換電路，其特征在于，包括：

當所述第二反相器的輸入端的輸入的待轉換電平為邏輯0的低電平時，所述第一NMOS導通，所述第二NMOS截止，所述第三NMOS截止，所述第四NMOS導通，所述第一PMOS截止，所述第二PMOS導通，所述第一反相器輸出低電平。

5.根據權利要求1-4中任一項所述的電平轉換電路，其特征在于，包括：

所述第一NMOS管與所述第二NMOS管的溝道寬度比例為0.8-1.2之間任一比例，所述第一NMOS管的溝道寬度與所述第一PMOS管的溝道寬度為3.2-4.8之間任一比例，所述第二NMOS管的溝道寬度與所述第二PMOS管的溝道寬度為3.2-4.8之間任一比例。

6.根據權利要求5所述的電平轉換電路，其特征在于，包括

所述第一NMOS管與所述第二NMOS管的溝道寬度比例為1：1，所述第一NMOS管的溝道寬度與所述第一PMOS管的溝道寬度為4:1，所述第二NMOS管的溝道寬度與所述第二PMOS管的溝道寬度為4:1。

7.一種芯片系統，其特征在于，所述芯片系統包括如權利要求1至4任一項所述的電平轉換電路。