[發明專利]一種帶有場板輔助摻雜區的N型LDMOS結構

在審

• 申請號: 201711051971.9
• 申請日: 2017-10-30
• 公開（公告）號: CN107863379A
• 公開（公告）日: 2018-03-30
• 發明（設計）人: 張春偉;李陽;李威;岳文靜;付小倩;李志明;王靖博
• 申請（專利權）人: 濟南大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/40;H01L29/78
• 代理公司: 濟南圣達知識產權代理有限公司37221
• 代理人: 趙妍

技術領域

本發明涉及功率半導體器件領域，更具體的說，是關于一種適用于高壓應用的N型LDMOS(橫向雙擴散金屬氧化物半導體場效應管)，適用于打印機、電動機、平板顯示器等高電壓、低電流領域的驅動芯片。

背景技術

LDMOS(橫向雙擴散金屬氧化物半導體晶體管)是雙擴散金屬氧化物半導體晶體管器件(DMOS)的一種橫向高壓器件。具有耐壓高、增益大、失真低等優點，并且更易與CMOS工藝兼容，因此在智能功率集成電路中得到廣泛的應用。目前LDMOS設計的重點是如何合理緩和擊穿電壓與導通電阻之間的矛盾，并且保證其有較高的穩定性。當前人們對LDMOS研究的焦點主要集中在其漂移區濃度的設計，通過埋層技術減小器件表面電場強度(Reducd Sfurace Field,簡稱RESURF)，以及電阻場極板、Super Junction、漂移區漸變摻雜等技術來實現擊穿電壓與導通電阻的折中。

為使體硅器件有更好的作用，提高體硅器件的擊穿電壓是個重要的研究課題。圖1為傳統的N型LDMOS結構，器件的表面電場主要通過場板進行調節，以獲得盡量均勻的電場分布，提高器件的擊穿電壓。但是傳統器件的表面電場并不能達到完全均勻，所以，傳統器件的擊穿電壓并沒有達到最大值，仍然有優化和改進的需求。

發明內容

本發明提供一種帶有場板輔助摻雜區的N型橫向雙擴散金屬氧化物半導體場效應管，該器件可以提高器件表面橫向電場分布的均勻性，具有更高的橫向擊穿電壓，更小的導通電阻。

本發明的技術方案如下：

一種帶有場板輔助摻雜區的N型LDMOS結構，包括：P型半導體襯底；在P型半導體襯底上設置有N型漂移區和P型阱；在P型阱上設有N型源區和P型接觸區；在N型漂移區上設有N型漏區和場氧化層；在部分N型漂移區和部分P型阱上方設有柵氧化層，且柵氧化層的一端和N型源區的邊界相抵，所述柵氧化層的另一端與場氧化層的邊界相抵；在柵氧化層表面設有多晶硅柵，且多晶硅柵延伸至場氧化層的上方；在部分P型阱、P型接觸區、N型源區、多晶硅柵、N型漏區及部分場氧化層的表面設有介質層；在P型接觸區和N型源區上連接有源極金屬，且源極金屬延伸至場氧化層的上方；N型漏區上連接有漏極金屬；其特征在于，所述N型漂移區的內部設有場板輔助摻雜區，且場板輔助摻雜區的摻雜類型為N型。

基于上述基本方案，本發明還進一步做如下優化限定和改進：

所述場板輔助摻雜區位于N型漂移區的表面。

所述場板輔助摻雜區的摻雜濃度大于N型漂移區的摻雜濃度。

所述場板輔助摻雜區位于源極金屬正下方的覆蓋范圍之內。

本發明進一步公開了一種應用于打印機、電動機或者平板顯示器的驅動芯片，采用上述帶有場板輔助摻雜區的N型LDMOS結構。

本發明進一步公開了一種電源管理芯片，采用上述帶有場板輔助摻雜區的N型LDMOS結構。

與現有技術相比，本發明具有如下優點：

(1)傳統結構器件在關斷耐壓狀態下，器件場板末端會積累大量的負空間電荷，導致器件場板末端漂移區表面橫向電場快速變化，使器件場板覆蓋范圍內的橫向電場分布均勻性變差。本發明結構中的場板輔助摻雜區13可以在器件耐壓狀態下在場板輔助摻雜區13的區域內引入大量的正空間電荷，抵消場板末端積聚的負空間電荷帶來的電場變化，因此，本發明結構器件可以改善場板覆蓋范圍內表面電場分布的均勻性，提高器件的橫向耐壓能力。參照圖3，相比于傳統結構的器件，本發明結構器件的表面橫向電場分布均勻性有明顯的改善。參照圖4，本發明結構的擊穿電壓相比傳統結構有了明顯的提高，證明本發明結構器件具有更高的橫向耐壓能力。

(2)傳統結構中場板覆蓋范圍內的電場均勻性隨場板覆蓋范圍的增加而變差，因此傳統結構中場板的覆蓋范圍受到了嚴格的限制。本發明結構可以通過場板輔助摻雜區13的設計改善場板覆蓋范圍內表面橫向電場的均勻性，因此，本發明結構中場板覆蓋范圍的限制被減弱，所以，本發明結構可以增大場板的覆蓋范圍，進而增強器件漂移區的橫向耗盡，提高器件的橫向耐壓能力。

(3)本發明結構中的場板輔助摻雜區13與N型漂移區2具有相同的摻雜類型，且場板輔助摻雜區13的摻雜濃度比N型漂移區2的摻雜濃度高，因此，場板輔助摻雜區13可以降低它所處區域的電阻。所以，本發明結構相比傳統結構具有更小的導通電阻，更大的電流能力。

附圖說明

圖1是傳統的N型LDMOS結構示意圖。

圖2是本發明提供的帶有場板輔助摻雜區的N型LDMOS結構示意圖。