[發(fā)明專利]FINFET和形成FINFET的方法

有效

• 申請?zhí)枺?/td>: 201711047931.7
• 申請日: 2017-10-31
• 公開（公告）號: CN108122832B
• 公開（公告）日: 2020-07-03
• 發(fā)明（設(shè)計(jì)）人: 林經(jīng)祥;黃泰鈞;包天一
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/8238;H01L27/092
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

一個(gè)實(shí)施例是一種方法，包括凹進(jìn)位于襯底上的半導(dǎo)體鰭上方的柵電極以從介電層的頂面形成第一凹槽，在位于凹進(jìn)的柵電極上方的第一凹槽中形成第一掩模，凹進(jìn)位于半導(dǎo)體鰭的源極/漏極區(qū)上方第一導(dǎo)電接觸件以從介電層的頂面形成第二凹槽，以及在位于凹進(jìn)的第一導(dǎo)電接觸件上方的第二凹槽中形成第二掩模。本發(fā)明實(shí)施例涉及FINFET和形成FINFET的方法。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及FINFET和形成FINFET的方法。

背景技術(shù)

隨著半導(dǎo)體產(chǎn)業(yè)已進(jìn)入納米技術(shù)工藝節(jié)點(diǎn)以追求更高的器件密度、更高的性能和更低的成本，來自制造和設(shè)計(jì)問題的挑戰(zhàn)導(dǎo)致諸如鰭式場效應(yīng)晶體管(FinFET)的三維設(shè)計(jì)的發(fā)展。通常的FinFET制造為具有通過例如蝕刻掉襯底的硅層的部分形成的從襯底延伸的薄垂直“鰭”(或鰭結(jié)構(gòu))。在這種垂直鰭中形成FinFET的溝道。在鰭上方(例如，包裹鰭)提供柵極。通過使柵極位于溝道的兩側(cè)上允許柵極從兩側(cè)上控制溝道。然而，具有的挑戰(zhàn)是在半導(dǎo)體制造中實(shí)現(xiàn)這種部件和工藝。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種形成鰭式場效應(yīng)晶體管的方法，包括：凹進(jìn)位于襯底上的半導(dǎo)體鰭上方的柵電極以從介電層的頂面形成第一凹槽；在凹進(jìn)的所述柵電極上方的所述第一凹槽中形成第一掩模；凹進(jìn)位于所述半導(dǎo)體鰭的源極/漏極區(qū)上方第一導(dǎo)電接觸件以從所述介電層的頂面形成第二凹槽；以及在位于凹進(jìn)的所述第一導(dǎo)電接觸件上方的所述第二凹槽中形成第二掩模。

根據(jù)本發(fā)明的另一些實(shí)施例，還提供了一種形成鰭式場效應(yīng)晶體管的方法，包括：在襯底上形成鰭；形成圍繞所述鰭的隔離區(qū)；在所述鰭上方形成偽柵極結(jié)構(gòu)；在所述偽柵極結(jié)構(gòu)的相對兩側(cè)上外延生長源極/漏極區(qū)；在所述隔離區(qū)上方并圍繞所述偽柵極結(jié)構(gòu)形成層間電介質(zhì)；用有源柵極結(jié)構(gòu)替換所述偽柵極結(jié)構(gòu)；凹進(jìn)所述有源柵極結(jié)構(gòu)以形成第一凹槽；在所述第一凹槽中形成第一掩模；穿過所述層間電介質(zhì)形成至所述源極/漏極區(qū)的第一導(dǎo)電接觸件；凹進(jìn)所述第一導(dǎo)電接觸件以形成第二凹槽；以及在所述第二凹槽中形成第二掩模。

根據(jù)本發(fā)明的又一些實(shí)施例，還提供了一種鰭式場效應(yīng)晶體管結(jié)構(gòu)，包括：第一鰭，位于襯底上方；隔離區(qū)，圍繞所述第一鰭的下表面；柵極結(jié)構(gòu)，沿著所述第一鰭的側(cè)壁并位于所述第一鰭的上表面上方；源極/漏極區(qū)，位于鄰近所述柵極結(jié)構(gòu)的所述第一鰭上；介電層，位于所述隔離區(qū)上方并圍繞所述柵極結(jié)構(gòu)；第一掩模，位于所述柵極結(jié)構(gòu)上方，所述第一掩模的頂面與所述介電層的頂面齊平；第一導(dǎo)電接觸件，穿過所述介電層以接觸所述源極/漏極區(qū)；以及第二掩模，位于所述第一導(dǎo)電接觸件上方，所述第二掩模的頂面與所述介電層的頂面齊平。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1是在三維視圖中的鰭式場效應(yīng)晶體管(FinFET)的實(shí)例。

圖2至圖6、圖7A-圖7C、圖8A-圖8C、圖9A-圖9C、圖10A-圖10C、圖11A-圖11C、圖12A-圖12C、圖13A-圖13C、圖14A-圖14C、圖15A-圖15C、圖16A-圖16C、圖17A-圖17C、圖18A-圖18C、圖19A-圖19C和圖20A-圖20C是根據(jù)一些實(shí)施例的制造FinFET的中間階段的截面圖。

圖21A-圖21C和22A-圖22C是根據(jù)一些實(shí)施例的制造FinFET的中間階段的截面圖。

具體實(shí)施方式