[發(fā)明專利]檢測PCIe芯片異常的方法及計算機設備

有效

• 申請?zhí)枺?/td>: 201711044736.9
• 申請日: 2017-10-31
• 公開（公告）號: CN109726055B
• 公開（公告）日: 2021-01-12
• 發(fā)明（設計）人: 柴峰;陳加懷;李道宏
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/263
• 代理公司: 北京三高永信知識產(chǎn)權(quán)代理有限責任公司 11138
• 代理人: 羅振安

1.一種計算機設備，其特征在于，所述計算機設備包括：中央處理器CPU、與所述CPU耦合的高速外圍組件互連PCIe芯片，以及與所述PCIe芯片耦合的復雜可編程邏輯器件CPLD；其中，所述PCIe芯片的心跳信號引腳與所述CPLD的信號檢測引腳電性連接，所述PCIe芯片通過所述心跳信號引腳向所述CPLD輸出心跳信號，所述心跳信號用于指示所述PCIe芯片是否正常工作；

所述CPLD，用于根據(jù)所述信號檢測引腳獲取的所述心跳信號確定所述PCIe芯片是否正常工作；當確定所述PCIe芯片異常工作時，控制所述PCIe芯片下電；

其中，所述PCIe芯片是否正常工作包括所述PCIe芯片是否能夠正常處理所述CPU下發(fā)的報文。

2.根據(jù)權(quán)利要求1所述的計算機設備，其特征在于，所述心跳信號為預設頻率的方波信號。

3.根據(jù)權(quán)利要求2所述的計算機設備，其特征在于，

所述CPLD，還用于當所述心跳信號的高電平持續(xù)時間或低電平持續(xù)時間大于預設閾值時，確定所述PCIe芯片異常工作。

4.根據(jù)權(quán)利要求1至3任一項所述的計算機設備，其特征在于，

所述CPLD，還用于當確定所述PCIe芯片異常工作時，向電源控制芯片輸出下電信號，所述電源控制芯片用于根據(jù)所述下電信號停止向所述PCIe芯片供電。

5.根據(jù)權(quán)利要求1至3任一項所述的計算機設備，其特征在于，

所述CPLD，還用于在控制所述PCIe芯片下電之后，若接收到所述CPU輸出的上電信號，則根據(jù)所述上電信號控制所述PCIe芯片重新上電。

6.根據(jù)權(quán)利要求1至3任一項所述的計算機設備，其特征在于，所述PCIe芯片為PCIe交換芯片；或者，所述PCIe芯片為非透明橋NTB芯片。

7.一種檢測高速外圍組件互連PCIe芯片異常的方法，其特征在于，應用于計算機設備的復雜可編程邏輯器件CPLD中；所述計算機設備包括：中央處理器CPU、與所述CPU耦合的所述PCIe芯片，以及與所述PCIe芯片耦合的所述CPLD；其中，所述PCIe芯片的心跳信號引腳與所述CPLD的信號檢測引腳電性連接，所述PCIe芯片通過所述心跳信號引腳向所述CPLD輸出心跳信號，所述心跳信號用于指示所述PCIe芯片是否正常工作，所述PCIe芯片是否正常工作包括所述PCIe芯片是否能夠正常處理所述CPU下發(fā)的報文；

所述方法包括：

所述CPLD根據(jù)所述信號檢測引腳獲取的所述心跳信號確定所述PCIe芯片是否正常工作；

當確定所述PCIe芯片異常工作時，所述CPLD控制所述PCIe芯片下電。

8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述心跳信號為預設頻率的方波信號；

所述CPLD根據(jù)所述信號檢測引腳獲取的所述心跳信號確定所述PCIe芯片是否正常工作，包括：

當所述心跳信號的高電平持續(xù)時間或低電平持續(xù)時間大于預設閾值時，所述CPLD確定所述PCIe芯片異常工作。

9.根據(jù)權(quán)利要求7或8所述的方法，其特征在于，所述CPLD控制所述PCIe芯片下電，包括：

所述CPLD向電源控制芯片輸出下電信號，所述電源控制芯片用于根據(jù)所述下電信號停止向所述PCIe芯片供電。

10.根據(jù)權(quán)利要求7或8所述的方法，其特征在于，所述CPLD控制所述PCIe芯片下電之后，還包括：

當接收到所述CPU輸出的上電信號時，所述CPLD根據(jù)所述上電信號控制所述PCIe芯片重新上電。