[發明專利]一種優化器件特性的半導體結構及其制造方法

在審

• 申請號: 201711043510.7
• 申請日: 2017-10-31
• 公開（公告）號: CN107658343A
• 公開（公告）日: 2018-02-02
• 發明（設計）人: 朱袁正;周錦程;葉鵬;劉晶晶
• 申請（專利權）人: 無錫新潔能股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 無錫市大為專利商標事務所(普通合伙)32104
• 代理人: 曹祖良

技術領域

本發明涉及一種功率半導體器件及制造方法，尤其是一種優化器件特性的半導體結構及其制造方法，屬于半導體器件的制造技術領域。

背景技術

在功率半導體器件領域，功率半導體器件的設計一般要求更低的導通阻抗，并且要求器件擊穿點落在有源區，而不是終端保護區，深溝槽MOSFET能夠明顯提高溝道密度，降低特征導通電阻，因此，深溝槽MOSFET已經被廣泛采用。目前，深溝槽MOSFET的終端耐壓限制了器件的整體的耐壓，終端耐壓低于元胞耐壓導致了器件導通電阻偏高，可靠性降低。

如附圖12所示，為傳統的深溝槽MOSFET功率半導體器件結構，在有源區01與終端保護區02內的溝槽4底部均不存在第一導電類型區14，當器件耐壓時，終端保護區02內最靠近有源區01的溝槽4的底部的電場會明顯高于有源區01內溝槽4底部的電場，導致終端保護區02的耐壓低于有源區01的耐壓。

發明內容

本發明的目的是克服現有技術中存在的不足，提出了一種優化器件特性的半導體結構及其制造方法，通過在有源區溝槽底部設置第一導電類型區，使得有源區耐壓低于終端保護區，器件耐壓時擊穿點位于有源區，同時還降低了器件導通電阻，且該器件制造方法與現有半導體工藝兼容，制造成本低，適應范圍廣，安全可靠。

為實現以上技術目的，本發明的技術方案是：一種優化器件特性的半導體結構，在所述半導體器件的俯視平面上，包括位于半導體基板上的有源區以及終端保護區，所述有源區位于半導體基板的中心區，終端保護區位于有源區的外圈且環繞包圍所述有源區，半導體基板包括與漏極相連的漏極金屬，在所述漏極金屬上設有第一導電類型硅襯底，第一導電類型硅襯底上設有第一導電類型外延層，第一導電類型外延層的上表面設有第二導電類型體區，第二導電類型體區內設有溝槽，所述溝槽從第二導電類型體區的表面伸入到所述第二導電類型體區下方的第一導電類型外延層內，溝槽內的中心區填充有導電多晶硅以及位于所述導電多晶硅外圈的第一類絕緣介質體，在所述導電多晶硅上部的兩側設有內溝槽，所述內溝槽內生長有柵氧化層，在所述生長有柵氧化層的內溝槽內填充有柵極導電多晶硅，在所述第一導電類型外延層的上方設有第二類絕緣介質體；在所述有源區內，第二導電類型體區內設有兩個第一導電類型源極區，所述第一導電類型源極區與溝槽的外壁相接觸，在所述第二類絕緣介質體的上方設有與源極相連的源極金屬，所述源極金屬通過第二類絕緣介質體上的通孔與第一導電類型源極區、第二導電類型體區歐姆接觸，其特征在于：在所述有源區內，溝槽的下方設有第一導電類型區，所述第一導電類型區包覆溝槽的槽底。

進一步地，對于N型功率半導體器件，所述第一導電類型為N型導電，所述第二導電類型為P型導電；對于P型功率半導體器件，所述第一導電類型為P型導電，所述第二導電類型為N型導電。

進一步地，所述第一導電類型區是由第一導電類型雜質注入形成的，第一導電類型雜質的注入劑量范圍為10¹²~10¹⁶，注入能量范圍為10keV至200keV。

進一步地，有源區內溝槽的開口寬度、溝槽深度與終端保護區內溝槽的開口寬度、溝槽深度可以一致或不一致。

進一步地，在終端保護區內，溝槽內的柵極導電多晶硅可以設置為浮空的，也可以設置為不浮空的，可以設置第二導電類型體區，也可以不設置第二導電類型體區。

為了進一步實現以上技術目的，本發明還提出一種優化器件特性的半導體結構的制造方法，其特征是，包括如下步驟：

步驟一. 提供一半導體基板，所述半導體基板包括第一導電類型襯底及生長在第一導電類型襯底上的第一導電類型外延層，所述第一導電類型外延層的上表面為第一主面，所述第一導電類型襯底的下表面為第二主面；

步驟二. 通過圖形化掩膜層的遮擋，對半導體基板的第一主面進行溝槽刻蝕，在有源區和終端保護區的第一導電類型外延層內形成溝槽，并去除圖形化掩膜層；

步驟三. 通過圖形化光刻膠的遮擋，在有源區的溝槽底部注入第一導電類型雜質，形成第一導電類型區，并去除圖形化光刻膠；

步驟四. 在溝槽內和第一主面上形成絕緣介質層，溝槽內的絕緣介質層形成第一類絕緣介質體；

步驟五. 在第一類絕緣介質體形成的槽內淀積多晶硅，刻蝕多晶硅形成源極導電多晶硅；

步驟六. 刻蝕絕緣介質層，在溝槽的上部形成內溝槽；

步驟七. 在內溝槽內熱生長氧化層，形成柵氧化層；

步驟八. 在柵氧化層形成的槽內淀積多晶硅，刻蝕多晶硅形成柵極導電多晶硅；