[發明專利]一種算法驗證裝置在審
| 申請號: | 201711037339.9 | 申請日: | 2017-10-31 |
| 公開(公告)號: | CN107544911A | 公開(公告)日: | 2018-01-05 |
| 發明(設計)人: | 張毓 | 申請(專利權)人: | 南京火零信息科技有限公司 |
| 主分類號: | G06F11/36 | 分類號: | G06F11/36;H04L12/26 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 210046 江蘇省南京市棲*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 算法 驗證 裝置 | ||
1.一種算法驗證裝置,分為發送和接收兩部分,其特征在于:
發送部分包括電腦、FPGA板、模擬前端,電腦通過JTAG線連接FPGA板,FPGA板連接模擬前端,其中電腦上運行matlab和Quartus軟件,matlab上運行通信算法并生成發送數據,Quartus把發送數據通過JTAG下載到FPGA的內嵌RAM中,FPGA的ADC接口控制電路把RAM中的數據傳給模擬前端的ADC,ADC輸出的模擬信號通過線路接口連接到通信線路;
接收部分包括電腦、數字示波器、模擬前端,示波器探頭從模擬前端的線路接口處拾取接收信號,示波器采到的數據通過USB線傳給電腦,電腦上運行的matlab運行通信算法并處理示波器接收到的數據。
2.一種使用權利要求1所述裝置實現通信算法驗證的方法,其特征在于,包括下述步驟:
第一步,在Quartus建立新工程,包含RAM和ADC接口電路,編譯并配置到FPGA中;
第二步,待驗證的算法在matlab上運行,生成發送數據并轉換成mif格式的文件;
第三步,Quartus調用其工具“In-System Memory Content Editor”將第二步的mif文件更新到RAM中;
第四步,ADC接口電路把RAM中數據發送到ADC,生成模擬信號傳到通信線路上;
第五步,用示波器探頭從模擬前端的線路接口處拾取接收信號,手動調節示波器的垂直增益旋鈕使波形進入合適范圍,手動調節示波器時基旋鈕以獲得合適的采樣率;
第六步,用電腦上的示波器驅動取得示波器采到的數據并以文件形式存到硬盤;
第七步,matlab讀取接收到的數據文件,并運行算法來處理該數據,得到解調的結果數據;
第八步,將解調的結果數據與原來的發送數據進行比對,來檢驗算法的收發效果,如果收發效果不達標,則修改算法并重復第二步到第八步。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南京火零信息科技有限公司,未經南京火零信息科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711037339.9/1.html,轉載請聲明來源鉆瓜專利網。





