[發明專利]制造半導體器件的方法和半導體器件

有效

• 申請號: 201711027361.5
• 申請日: 2017-10-27
• 公開（公告）號: CN109103197B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 吳云驥;曾郁雯
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/1157
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

非易失性存儲器(NVM)單元半導體線，該半導體線包括選擇柵極部分和控制柵極部分。NVM單元包括在選擇柵極部分處形成的選擇晶體管以及在控制柵極部分處形成的控制晶體管。選擇晶體管包括設置在選擇柵極部分周圍的柵極介電層以及設置在柵極介電層上的選擇柵電極。控制晶體管包括設置在控制柵極部分周圍的堆疊的介電層、設置在堆疊的介電層上的柵極介電層以及設置在柵極介電層上的控制柵電極。堆疊的介電層包括設置在控制柵極部分上的第一氧化硅層、設置在第一氧化硅層上的電荷捕獲層以及設置在電荷捕獲層上的第二氧化硅層。本發明的實施例還涉及制造半導體器件的方法和半導體器件。

技術領域

本發明涉及制造半導體集成電路的方法，并且更具體地，涉及包括非易失性存儲器的半導體器件及其制造方法。

背景技術

隨著半導體工業在追求更高的器件密度、更高的性能和更低的成本的過程中進入納米技術工藝節點，來自制造和設計問題的挑戰已經引起了三維設計的發展。需要在半導體器件中集成非易失性存儲器以實現半導體器件的更高的功能。

發明內容

本發明的實施例提供了一種形成包括非易失性存儲器(NVM)單元的半導體器件的方法，所述方法包括：在設置在襯底上的絕緣層上方形成半導體線，所述半導體線包括選擇柵極部分和控制柵極部分；在所述半導體線的所述控制柵極部分周圍形成堆疊的介電層；在所述半導體線的所述選擇柵極部分周圍以及在所述半導體線的所述控制柵極部分周圍形成的所述堆疊的介電層上形成柵極介電層；在所述柵極介電層上形成包括偽選擇柵極層的偽選擇柵極結構并且在所述柵極介電層上形成包括偽控制柵極層的偽控制柵極結構；以及分別用金屬選擇柵極層和金屬控制柵極層替換所述偽選擇柵極層和所述偽控制柵極層。

本發明的另一實施例提供了一種形成包括非易失性存儲器(NVM)單元的半導體器件的方法，所述方法包括：在設置在襯底上的絕緣層上方形成半導體線，所述半導體線包括選擇柵極部分和控制柵極部分；在所述半導體線的所述控制柵極部分周圍形成堆疊的介電層；在所述半導體線的所述選擇柵極部分周圍以及在所述半導體線的所述控制柵極部分周圍形成的所述堆疊的介電層上形成偽柵極介電層；在所述偽柵極介電層上形成包括偽選擇柵極層的偽選擇柵極結構，并且在所述偽柵極介電層上形成包括偽控制柵極層的偽控制柵極結構；以及分別用柵極介電層、金屬選擇柵極層和金屬控制柵極層替換所述偽柵極介電層、所述偽選擇柵極層和所述偽控制柵極層。

本發明的又一實施例提供了一種包括非易失性存儲器(NVM)單元的半導體器件，其中：所述非易失性存儲器單元包括半導體線，所述半導體線設置在絕緣層上方，絕緣層設置在襯底上，所述半導體線包括選擇柵極部分和控制柵極部分，所述非易失性存儲器單元包括在所述選擇柵極部分處形成的選擇晶體管以及在所述控制柵極部分處形成的控制晶體管，所述選擇晶體管包括設置在所述選擇柵極部分周圍的柵極介電層以及設置在所述柵極介電層上的選擇柵電極，所述控制晶體管包括設置在所述控制柵極部分周圍的堆疊的介電層、設置在所述堆疊的介電層上的柵極介電層以及設置在所述柵極介電層上的控制柵電極，以及所述堆疊的介電層包括設置在所述控制柵極部分上的第一氧化硅層、設置在所述第一氧化硅層上的電荷捕獲層以及設置在所述電荷捕獲層上的第二氧化硅層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A是根據本發明的實施例的非易失性存儲器單元的立體圖。圖1B是對應于沿著圖1A的X1-X1線的平面P_XY的截面圖，圖1C是對應于圖1A的線Y2-Y2的截面圖并且圖1D是對應于圖1A的線Y1-Y1的截面圖。圖1E是根據本發明的實施例的非易失性存儲器單元的立體圖。

圖2示出了根據本發明的實施例的半導體器件制造工藝中的各個階段的一個。

圖3示出了根據本發明的實施例的半導體器件制造工藝中的各個階段的一個。