[發明專利]制造半導體器件的方法和半導體器件

有效

• 申請號: 201711027361.5
• 申請日: 2017-10-27
• 公開（公告）號: CN109103197B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 吳云驥;曾郁雯
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/1157
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成包括非易失性存儲器(NVM)單元的半導體器件的方法，所述方法包括：

在設置在襯底上的絕緣層之上形成半導體線，所述半導體線包括選擇柵極部分和控制柵極部分，所述半導體線與所述絕緣層和所述襯底垂直間隔開；

在所述半導體線的所述控制柵極部分的頂部、底部和側壁上形成堆疊的介電層，使得所述堆疊的介電層包裹所述控制柵極部分；

在所述半導體線的所述選擇柵極部分周圍以及在所述半導體線的所述控制柵極部分周圍形成的所述堆疊的介電層上形成柵極介電層；

在所述柵極介電層上形成包括偽選擇柵極層的偽選擇柵極結構并且在所述柵極介電層上形成包括偽控制柵極層的偽控制柵極結構；以及

分別用金屬選擇柵極層和金屬控制柵極層替換所述偽選擇柵極層和所述偽控制柵極層。

2.根據權利要求1所述的方法，其中，形成所述半導體線包括：

在設置在所述絕緣層上的半導體層上形成掩模圖案；

通過使用所述掩模圖案作為蝕刻掩模圖案化所述半導體層；以及

去除所述絕緣層的一部分，從而形成所述半導體線。

3.根據權利要求2所述的方法，其中，在形成所述掩模圖案之前，通過一種或多種離子注入操作在所述半導體層中形成選擇柵極阱層和控制柵極阱層。

4.根據權利要求2所述的方法，其中，在形成所述半導體線之后，通過一種或多種離子注入操作摻雜所述選擇柵極部分和所述控制柵極部分。

5.根據權利要求1所述的方法，其中，形成所述半導體線包括：

在所述襯底上形成掩模圖案；

蝕刻所述襯底，從而在所述襯底中形成凹槽并且在所述凹槽上方設置所述半導體線；以及

在所述凹槽中形成所述絕緣層。

6.根據權利要求5所述的方法，其中，在形成所述掩模圖案之前，通過一種或多種離子注入操作在所述襯底中形成選擇柵極阱層和控制柵極阱層。

7.根據權利要求5所述的方法，其中，在形成所述半導體線之后，通過一種或多種離子注入操作摻雜所述選擇柵極部分和所述控制柵極部分。

8.根據權利要求1所述的方法，其中，所述堆疊的介電層包括由氧化物制成并且設置在所述半導體線的所述控制柵極部分上的第一介電層、設置在所述第一介電層上的第二介電層以及由氧化物制成并且設置在所述第二介電層上的第三介電層。

9.根據權利要求8所述的方法，其中，所述第二介電層包括選自SiN、SiON、HfO₂和ZrO₂組成的組的一種或多種材料。

10.根據權利要求1所述的方法，其中，所述偽選擇柵極結構和所述偽控制柵極結構包括分別設置在所述偽選擇柵極層和所述偽控制柵極層的相對側上的第一側壁間隔件，以及設置在所述第一側壁間隔件上的第二側壁間隔件。

11.根據權利要求10所述的方法，其中，形成所述偽選擇柵極結構和所述偽控制柵極結構包括：

在所述柵極介電層上形成偽柵電極層；

圖案化所述偽柵電極層，從而形成所述偽選擇柵極層和所述偽控制柵極層，并且圖案化所述柵極介電層；

形成所述第一側壁間隔件；以及

形成所述第二側壁間隔件。

12.根據權利要求11所述的方法，其中，在形成所述第一側壁間隔件和形成所述第二側壁間隔件之間，去除所述控制柵極部分上的未由所述偽控制柵極層和所述第一側壁間隔件覆蓋的所述堆疊的介電層。