[發(fā)明專利]延遲鎖相環(huán)時(shí)鐘線路及半導(dǎo)體存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201711027331.4
• 申請(qǐng)日: 2017-10-27
• 公開（公告）號(hào): CN107592110B
• 公開（公告）日: 2023-10-20
• 發(fā)明（設(shè)計(jì)）人: 請(qǐng)求不公布姓名
• 申請(qǐng)（專利權(quán)）人: 長鑫存儲(chǔ)技術(shù)有限公司
• 主分類號(hào): H03L7/16
• 分類號(hào): H03L7/16
• 代理公司: 北京市鑄成律師事務(wù)所 11313
• 代理人: 王珺;徐瑞紅

1.一種延遲鎖相環(huán)時(shí)鐘線路，其特征在于，所述延遲鎖相環(huán)時(shí)鐘線路包括：

延遲鎖相環(huán)，用于產(chǎn)生時(shí)鐘信號(hào)；

時(shí)鐘線路控制系統(tǒng)，接收從所述延遲鎖相環(huán)傳輸?shù)臅r(shí)鐘信號(hào)；

高位數(shù)據(jù)端口部分，接收從所述時(shí)鐘線路控制系統(tǒng)傳輸?shù)臅r(shí)鐘信號(hào)，并且用于與外部系統(tǒng)交換處于高位的數(shù)據(jù)位寬信號(hào)；以及

低位數(shù)據(jù)端口部分，接收從所述時(shí)鐘線路控制系統(tǒng)傳輸?shù)臅r(shí)鐘信號(hào)，并且用于與外部系統(tǒng)交換處于低位的數(shù)據(jù)位寬信號(hào)；

其中，從所述延遲鎖相環(huán)到所述高位數(shù)據(jù)端口部分的時(shí)鐘信號(hào)線路的最長路徑長度與從所述延遲鎖相環(huán)到所述低位數(shù)據(jù)端口部分的時(shí)鐘信號(hào)線路的最長路徑長度不同。

2.如權(quán)利要求1所述的延遲鎖相環(huán)時(shí)鐘線路，其特征在于，從所述延遲鎖相環(huán)到所述低位數(shù)據(jù)端口部分的時(shí)鐘線路的最長路徑長度比從所述延遲鎖相環(huán)到所述高位數(shù)據(jù)端口部分的時(shí)鐘線路的最長路徑長度短。

3.如權(quán)利要求1所述的延遲鎖相環(huán)時(shí)鐘線路，其特征在于，所述時(shí)鐘線路控制系統(tǒng)包括時(shí)鐘信號(hào)路徑選擇模塊，當(dāng)外部系統(tǒng)需要傳輸高數(shù)據(jù)位寬信號(hào)時(shí)，所述時(shí)鐘信號(hào)路徑選擇模塊將時(shí)鐘信號(hào)傳輸至所述高位數(shù)據(jù)端口部分和所述低位數(shù)據(jù)端口部分，當(dāng)外部系統(tǒng)需要傳輸?shù)蛿?shù)據(jù)位寬信號(hào)時(shí)，所述時(shí)鐘信號(hào)路徑選擇模塊將時(shí)鐘信號(hào)傳輸至所述低位數(shù)據(jù)端口部分。

4.如權(quán)利要求3所述的延遲鎖相環(huán)時(shí)鐘線路，其特征在于，所述時(shí)鐘信號(hào)路徑選擇模塊包括第一選擇器，當(dāng)外部系統(tǒng)需要傳輸高數(shù)據(jù)位寬信號(hào)時(shí)，所述第一選擇器接通，時(shí)鐘信號(hào)被傳輸?shù)剿龅谝贿x擇器。

5.如權(quán)利要求4所述的延遲鎖相環(huán)時(shí)鐘線路，其特征在于，所述時(shí)鐘信號(hào)路徑選擇模塊還包括第二選擇器和第三選擇器，所述第二選擇器和第三選擇器的信號(hào)輸入端分別連接所述第一選擇器的信號(hào)輸出端，當(dāng)所述第一選擇器接通時(shí)，所述第二選擇器和所述第三選擇器也被接通，并且分別用于將時(shí)鐘信號(hào)傳輸?shù)剿龈呶粩?shù)據(jù)端口部分和所述低位數(shù)據(jù)端口部分。

6.如權(quán)利要求5所述的延遲鎖相環(huán)時(shí)鐘線路，其特征在于，所述時(shí)鐘線路控制系統(tǒng)還包括高位時(shí)鐘信號(hào)控制單元，所述高位時(shí)鐘信號(hào)控制單元的信號(hào)輸入端連接所述第二選擇器的信號(hào)輸出端，當(dāng)所述第二選擇器接通時(shí)，所述高位時(shí)鐘信號(hào)控制單元用于將時(shí)鐘信號(hào)傳輸?shù)剿龈呶粩?shù)據(jù)端口部分。

7.如權(quán)利要求5所述的延遲鎖相環(huán)時(shí)鐘線路，其特征在于，所述時(shí)鐘信號(hào)路徑選擇模塊還包括第四選擇器，當(dāng)外部系統(tǒng)需要傳輸?shù)蛿?shù)據(jù)位寬信號(hào)時(shí)，所述第四選擇器接通，時(shí)鐘信號(hào)被傳輸?shù)剿龅谒倪x擇器。

8.如權(quán)利要求7所述的延遲鎖相環(huán)時(shí)鐘線路，其特征在于，所述時(shí)鐘線路控制系統(tǒng)還包括低位時(shí)鐘信號(hào)控制單元，所述低位時(shí)鐘信號(hào)控制單元的信號(hào)輸入端分別連接所述第三選擇器和第四選擇器的信號(hào)輸出端，當(dāng)所述第三選擇器或所述第四選擇器接通時(shí)，所述低位時(shí)鐘信號(hào)控制單元用于將時(shí)鐘信號(hào)傳輸?shù)剿龅臀粩?shù)據(jù)端口部分。

9.一種半導(dǎo)體存儲(chǔ)器，其特征在于，包括如權(quán)利要求1至8中任一項(xiàng)所述的延遲鎖相環(huán)時(shí)鐘線路。