[發明專利]一種采用MEMS電容陣列的電壓比較法放大電路及其制作方法

在審

• 申請號: 201711014350.3
• 申請日: 2017-10-26
• 公開（公告）號: CN107963608A
• 公開（公告）日: 2018-04-27
• 發明（設計）人: 陳曦;瞿濤;卓文君;王俊力;賈文章
• 申請（專利權）人: 江蘇西貝電子網絡有限公司
• 主分類號: B81B7/02
• 分類號: B81B7/02;B81C1/00
• 代理公司: 常州市夏成專利事務所(普通合伙)32233
• 代理人: 萬花

技術領域

本發明屬于硅微機械加工技術，具體涉及一種采用MEMS電容陣列的電壓比較法放大電路及其制作方法。

背景技術

隨著物聯網的發展，對MEMS傳感器的需求也日益增長，當前又有許多傳感器會采用電容式結構對環境因素進行檢測，諸如氣體傳感器、測距傳感器、超聲成像傳感器、電容式麥克風等等。但是電容結構MEMS傳感器的輸出信號往往極其微弱，往往需要采用放大電路進行放大信號。而對集成MEMS傳感器于設備而言，體積小巧是其天生的一大優勢，如果使用放大電路需要額外占據較大位置將會嚴重削弱MEMS傳感器的優勢。如若可以將放大電路與電容結構本身相結合，使得在檢測的同時直接對信號進行放大，可以從最原始信號就得到更加靈敏的變化，并且不需要外部放大電路，從而節省空間。并且，通過比較的方法進行放大信號，可以通過控制所加信號的幅值來控制輸出信號的最大幅值，令原本微弱的輸出信號最大可達所加信號的最大幅值。另一方面，MEMS電容結構需要形成一個腔體，而腔體本身需要承受外界的各種外力影響，諸如工藝過程中的水流、氣流等，當電容腔體表面積較大時，很容易受外力而塌陷甚至損壞。而且，表面積較大的成塊圖形容易在承受高溫時受到應力、氫氣釋放等因素而起水泡引起表面破碎。采用電容陣列結構，可以使得在相同容值的前提下，令腔體更耐外力沖擊，保持結構的穩定性。并且，即使承受了高溫也能由于表面陣列分離的原因能夠避免起水泡引起的表面破碎。

綜上所述，采用MEMS電容陣列的電壓比較法放大電路可以有效提高具有電容結構的傳感器靈敏度和腔體穩定性。

發明內容

本發明的目的在于提供一種MEMS電容陣列的電壓比較法放大電路及其制作方法，可以應用于具有電容結構的傳感器，提高其靈敏度和穩定性。

本發明中的MEMS電容陣列的電壓比較法放大電路結構從下往上依次包括基底、下隔離層、下電極層、上隔離層、犧牲層、振膜層、上電極層、絕緣層；其中，基底的作用是支撐固定，其材料為硅片；下隔離層為下電極的支撐層，并起絕緣保護作用，其為SiO₂、SiN_x等絕緣材料；下電極層為電容陣列結構的一極，其材料為鋁、多晶硅等導電物質；上隔離層用于隔離保護電容陣列結構，其為SiO₂、SiN_x等絕緣材料；犧牲層用來形成空腔，為振膜層的振動提供空間，其分布與下電極層圓形陣列相對應，其材料為Al、Cr等腐蝕選擇比高的材料；振膜層為上電極層的支撐層，其振動時帶動上電極層一起振動，并且也作為犧牲層釋放時的通道，使腐蝕液能夠進入；上電極層為單元直徑略小于下電極層的電容陣列另一極，分布與下電極層相對應，兩者共同組成一個可振動電容結構，也用以封上腐蝕孔洞，其材料為鋁、多晶硅等導電物質；絕緣層用于保護上電極，并起絕緣保護作用。

該MEMS電容陣列的電壓比較法放大電路的具體制作方法如下：

步驟a.采用化學氣相沉積技術（CVD）、熱氧化法或正硅酸乙酯（TEOS）熱分解法在基底上制備厚度為200～1000 nm的SiO₂薄膜，該SiO₂薄膜層即為下隔離層；

步驟b.在下隔離層上制備厚度為100～500 nm的多晶硅或Al薄膜，該多晶硅薄膜層即為下電極層；

步驟c.按照設計的圓形陣列的圖案，對下電極層采用光刻刻蝕（litho-etch）；

步驟d.采用化學氣相沉積技術（CVD）在電極層上制備厚度為200～1000的SiO₂薄膜，該SiO₂薄膜層即為上隔離層；

步驟e.在上SiO₂薄膜層上采用磁控濺射（FHR）制備厚度為0.5um～1.5um的Al或Cr等易腐蝕材料；

步驟f.通過光刻刻蝕方法（litho-etch）將腐蝕材料刻蝕成設計的圓形陣列分布；

步驟g.采用化學氣相沉積技術（CVD）在犧牲層上繼續制備厚度為0.5um～1um的SiO₂薄膜，作為振膜層；

步驟h. 通過光刻刻蝕方法（litho-etch）將下振膜層刻蝕出腐蝕圓孔，腐蝕圓孔分布在犧牲層連接通道上方并圍繞在圓形薄膜四周，使用腐蝕液對犧牲層進行腐蝕；

步驟i. 在振膜層采用磁控濺射（FHR）制備0.2um～0.5um的Al，作為上電極層，并將腐蝕圓孔封上；

步驟j. 通過光刻刻蝕方法（litho-etch）將上電極層刻蝕成設計的圓形陣列分布，一個陣列作為一個單元，將四個單元按電橋電路連接；