[發明專利]一種采用MEMS電容陣列的電壓比較法放大電路及其制作方法

在審

• 申請號: 201711014350.3
• 申請日: 2017-10-26
• 公開（公告）號: CN107963608A
• 公開（公告）日: 2018-04-27
• 發明（設計）人: 陳曦;瞿濤;卓文君;王俊力;賈文章
• 申請（專利權）人: 江蘇西貝電子網絡有限公司
• 主分類號: B81B7/02
• 分類號: B81B7/02;B81C1/00
• 代理公司: 常州市夏成專利事務所(普通合伙)32233
• 代理人: 萬花

1.本發明中的MEMS電容陣列的電壓比較法放大電路結構從下往上依次包括基底、下隔離層、下電極層、上隔離層、犧牲層、振膜層、上電極層、絕緣層；其中，基底的作用是支撐固定，其材料為硅片；下隔離層為下電極的支撐層，并起絕緣保護作用，其為SiO₂、SiN_x等絕緣材料；下電極層為電容陣列結構的一極，其材料為鋁、多晶硅等導電物質；上隔離層用于隔離保護電容陣列結構，其為SiO₂、SiN_x等絕緣材料；犧牲層用來形成空腔，為振膜層的振動提供空間，其分布與下電極層圓形陣列相對應，其材料為Al、Cr等腐蝕選擇比高的材料；振膜層為上電極層的支撐層，其振動時帶動上電極層一起振動，并且也作為犧牲層釋放時的通道，使腐蝕液能夠進入；上電極層為單元直徑略小于下電極層的電容陣列另一極，分布與下電極層相對應，兩者共同組成一個可振動電容結構，也用以封上腐蝕孔洞，其材料為鋁、多晶硅等導電物質；絕緣層用于保護上電極，并起絕緣保護作用；

其特征在于該放大電路的具體步驟是：

步驟a.采用化學氣相沉積技術（CVD）、熱氧化法或正硅酸乙酯（TEOS）熱分解法在基底上制備厚度為200～1000nm的SiO₂薄膜，該SiO₂薄膜層即為下隔離層；

步驟b.在下SiO₂薄膜層上制備厚度為100～500nm的多晶硅或Al薄膜，該多晶硅薄膜層即為下電極層；

步驟c.按照設計的圓形陣列的圖案，對下電極層采用光刻刻蝕（litho-etch）；

步驟d.采用化學氣相沉積技術（CVD）在電極層上制備厚度為200～1000nm的SiO₂薄膜，該SiO₂薄膜層即為上隔離層；

步驟e.在上SiO₂薄膜層上采用磁控濺射（FHR）制備厚度為0.5um～1.5um的Al或Cr等易腐蝕材料；

步驟f.通過光刻刻蝕方法（litho-etch）將腐蝕材料刻蝕成設計的圓形陣列分布；

步驟g.采用化學氣相沉積技術（CVD）在犧牲層上繼續制備厚度為0.5um～1um的SiO₂薄膜，作為振膜層；

步驟h. 通過光刻刻蝕方法（litho-etch）將下振膜層刻蝕出腐蝕圓孔，腐蝕圓孔分布在犧牲層連接通道上方并圍繞在圓形薄膜四周，使用腐蝕液對犧牲層進行腐蝕；

步驟i. 在振膜層采用磁控濺射（FHR）制備0.2um～0.5um的Al，作為上電極層，并將腐蝕圓孔封上；

步驟j. 通過光刻刻蝕方法（litho-etch）將上電極層刻蝕成設計的圓形陣列分布，一個陣列作為一個單元，將四個單元按電橋電路連接；

步驟k. 采用化學氣相沉積技術（CVD）在上電極層上繼續制備厚度為100nm～300nm的SiN_x薄膜，作為絕緣層。

2.如權利要求1所述的圓形陣列的圖案，其特征在于，組成電容陣列的上下電極依次按放大電路連接，可分割為4個獨立的電容陣列。

3.如權利要求2所述的放大電路連接，其特征在于，電容陣列的兩極和電容陣列本身呈T字形，其排布最為緊湊，充分利用空間，4個電容陣列按惠斯通電橋電路連接。

4.如權利要求2所述的電容陣列，其特征在于，電容陣列的上電極是可振動薄膜，受所通電信號的影響能夠按其頻率進行同步振動，通過電壓比較法可以使所測信號放大。

5.如權利要求4所述的比較電壓法，其特征在于，4個獨立電容陣列其中兩個電容陣列保持固定的振膜質量不變，另外兩個的質量會受所檢測的物體特征而發生改變，放大電路在通過固定特征頻率交流電時，當對應電容陣列的振膜質量發生改變，其特征頻率將發生偏移，最大動態位移減小，使得電容陣列的容值改變，導致對應阻抗變化，通過比較節點電壓可以放大所測電信號。