[發明專利]一種制作磁性隨機存儲器單元陣列及其周圍電路的方法

有效

• 申請號: 201711011785.2
• 申請日: 2017-10-25
• 公開（公告）號: CN109713121B
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 肖榮福;張云森;郭一民;陳峻
• 申請（專利權）人: 上海磁宇信息科技有限公司
• 主分類號: H01L43/12
• 分類號: H01L43/12;H01L27/22
• 代理公司: 上海容慧專利代理事務所(普通合伙) 31287
• 代理人: 于曉菁

本發明提供了一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，步驟如下：(1)提供表面拋光的帶金屬連線的CMOS基底，并在其上制作底電極通孔，然后在底電極通孔中填充金屬銅；(2)在底電極通孔上制作底電極接觸；(3)在存儲區域制作磁性隧道結結構單元，磁性隧道結結構單元由底種子層、磁性隧道結多層膜和頂硬掩膜層組成；(4)在邏輯區域制作頂電極通孔和實現邏輯單元/存儲單元相連接的金屬銅連線。由于在磁性隧道結的下面增加了一層底電極接觸，有效的避免了CMOS后段銅通孔與制作磁性隧道結陣列中的刻蝕工藝直接接著，有利于器件電學性能和良率的提升，同時極大地降低了工藝復雜程度和制造成本。

技術領域

本發明涉及一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，屬于磁性隨機存儲器(MRAM，Magnetic Radom Access Memory)制造技術領域。

背景技術

近年來，采用磁性隧道結(MTJ，Magnetic Tunnel Junction)的MRAM被人們認為是未來的固態非易失性記憶體，它具有高速讀寫、大容量以及低能耗的特點。鐵磁性MTJ通常為三明治結構，其中有磁性記憶層，它可以改變磁化方向以記錄不同的數據；位于中間的絕緣的隧道勢壘層；磁性參考層，位于隧道勢壘層的另一側，它的磁化方向不變。

為能在這種磁電阻元件中記錄信息，建議使用基于自旋動量轉移或稱自旋轉移矩(STT，Spin Transfer Torque)轉換技術的寫方法，這樣的MRAM稱為STT-MRAM。根據磁極化方向的不同，STT-MRAM又分為面內STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通過向磁電阻元件提供自旋極化電流來反轉磁性記憶層的磁化強度方向。此外，隨著磁性記憶層的體積的縮減，寫或轉換操作需注入的自旋極化電流也越小。因此，這種寫方法可同時實現器件微型化和降低電流。

同時，鑒于減小MTJ元件尺寸時所需的切換電流也會減小，所以在尺度方面pSTT-MRAM可以很好的與最先進的技術節點相契合。因此，期望是將pSTT-MRAM元件做成極小尺寸，并具有非常好的均勻性，以及把對MTJ磁性的影響減至最小，所采用的制備方法還可實現高良莠率、高精確度、高可靠性、低能耗，以及保持適于數據良好保存的溫度系數。同時，非易失性記憶體中寫操作是基于阻態變化，從而需要控制由此引起的對MTJ記憶器件壽命的破壞與縮短。然而，制備一個小型MTJ元件可能會增加MTJ電阻的波動，使得pSTT-MRAM的寫電壓或電流也會隨之有較大的波動，這樣會損傷MRAM的性能。

在現在的MRAM制造工藝中，為了實現MRAM電路縮微化的要求，通常在表面拋光的CMOS通孔(VIA_x(x＝1))上直接制作MTJ單元，即：所謂的on-axis結構。在采用銅制程的CMOS電路中，所有通孔(VIA)和連線(M，Metal)所采用的材料都是金屬銅。然而，由于MTJ結構單元的尺寸要比VIA_x(x＝1)頂部開口尺寸小，在刻蝕磁性隧道結及其底電極的時候，為了使MTJ單元之間完全隔斷，必須進行過刻蝕，在過刻蝕中，沒有被磁性隧道結及其底電極覆蓋的銅VIA_x(x＝1)的區域將會被部分刻蝕，同時也會損傷其擴散阻擋層(Ta/TaN)，這樣將會形成銅VIA_x(x＝1)到其外面的low-k電介質的擴散通道，Cu原子將會擴散到low-k電介質中，這勢必會對磁性隨機存儲器的電學性能，比如：時間相關介質擊穿(TDDB，TimeDependent Dielectric Breakdown)和電子遷移率(EM，Electron Mobility)等，造成損傷。

另外，在磁性隧道結及其底電極過刻蝕過程中，由于離子轟擊(IonBombardment)，將會把銅原子及其形成化合物濺射到磁性隧道結的側壁和被刻蝕的low-k材料的表面，從而對整個MRAM器件造成污染。

發明內容