[發明專利]一種制作磁性隨機存儲器單元陣列及其周圍電路的方法

有效

• 申請號: 201711011785.2
• 申請日: 2017-10-25
• 公開（公告）號: CN109713121B
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 肖榮福;張云森;郭一民;陳峻
• 申請（專利權）人: 上海磁宇信息科技有限公司
• 主分類號: H01L43/12
• 分類號: H01L43/12;H01L27/22
• 代理公司: 上海容慧專利代理事務所(普通合伙) 31287
• 代理人: 于曉菁

1.一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，包括如下步驟：

步驟1：提供表面拋光的帶金屬連線的CMOS基底，并在所述基底上制作底電極通孔，然后在所述底電極通孔中填充金屬銅；

步驟1包括以下步驟：

步驟1.1：沉積底電極通孔擴散阻擋層和底電極通孔電介質；

步驟1.2：在存儲區域和邏輯區域同時圖形化定義底電極通孔圖案；

步驟1.3：填充金屬銅到底電極通孔里面，在電鍍銅之前，會事先沉積一層Ti/TiN或Ta/TaN擴散阻擋層和銅種子層；

步驟2：在所述底電極通孔上制作底電極接觸；

步驟2包括以下步驟：

步驟2.1：沉積底電極接觸金屬；

步驟2.2：圖形化定義底電極接觸圖案使之與底電極通孔對齊；

步驟2.3：填充底電極接觸電介質，并采用平坦化工藝磨平直到底電極接觸頂部；

步驟3：在存儲區域制作磁性隧道結結構單元，所述磁性隧道結結構單元由底種子層、磁性隧道結多層膜和頂硬掩膜層組成；

步驟3包括以下步驟：

步驟3.1：在磨平的所述底電極接觸上，依次形成所述底種子層、所述磁性隧道結多層膜和頂硬掩膜層；

步驟3.2：圖形化定義磁性隧道結圖案，并對所述頂硬掩膜層、所述磁性隧道結多層膜和所述底種子層進行刻蝕；

步驟3.3：在刻蝕后的所述底種子層、所述磁性隧道結多層膜和所述頂硬掩膜層周圍沉積一層電介質覆蓋層并覆蓋整個被刻蝕的區域和所述頂硬掩膜層的頂部；

步驟3.4：在所述電介質覆蓋層周圍沉積磁性隧道結電介質，磨平所述磁性隧道結電介質和部分所述電介質覆蓋層，直到露出所述頂硬掩膜層的頂部；

步驟4：在邏輯區域制作頂電極通孔和實現邏輯單元/存儲單元相連接的金屬銅連線。

2.根據權利要求1所述的一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，步驟1中采用單鑲嵌工藝填充所述金屬銅。

3.根據權利要求1所述的一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，步驟2中所述底電極接觸的材料選自Ta、TaN、Ti、TiN、W或WN中的一種。

4.根據權利要求1所述的一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，所述電介質覆蓋層材料選自SiC、SiN或者SiCN之中的一種。

5.根據權利要求1所述的一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，所述磁性隧道結電介質選自SiO₂、SiON或低介電常數電介質之中的一種，所述低介電常數電介質是指介電常數低于SiO₂的材料。

6.根據權利要求1所述的一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，所述磁性隧道結多層膜的總厚度為15nm～40nm。

7.根據權利要求1所述的一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，所述頂硬掩膜層的厚度為20nm～100nm。

8.根據權利要求1所述的一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，所述頂硬掩膜層的材料選自Ta、TaN、W或WN之中的一種。

9.根據權利要求1所述的一種制作磁性隨機存儲器單元陣列及其周圍電路的方法，其特征在于，步驟4采用兩次單鑲嵌或者一次雙鑲嵌工藝實現。