[發明專利]一種基于SDIO接口的FPGA板級通信裝置及通信方法

有效

• 申請號: 201711006016.3
• 申請日: 2017-10-25
• 公開（公告）號: CN107741915B
• 公開（公告）日: 2019-12-24
• 發明（設計）人: 鄧志;許恩;彭騫;陳凱;沈亞非
• 申請（專利權）人: 武漢精測電子集團股份有限公司
• 主分類號: G06F13/10
• 分類號: G06F13/10;G06F13/40
• 代理公司: 42224 武漢東喻專利代理事務所(普通合伙)
• 代理人: 方可

本發明公開了一種基于SDIO接口的FPGA板級通信裝置及方法，包括通過SDIO總線相連的SDIO Master模塊與SDIO slave模塊；SDIO Master模塊包括控制信號處理單元、第一命令控制單元、第一數據處理單元；SDIO slave模塊包括第二命令控制單元、第二數據處理單元和數據緩存單元；控制信號處理單元接收上位機或主機FPGA的控制命令并解析；第一、第二數據處理單元根據解析后的控制命令驅動數據在FIFO存儲單元和數據緩存單元間進行傳輸。采用本發明的通信裝置，數據在主機和從機FPGA間的傳輸速度可達到200Mbps，能滿足大部分移動設備的高速數據傳輸需求。

技術領域

本發明屬于FPGA嵌入式技術領域，更具體地，涉及一種基于SDIO接口的FPGA板級通信裝置及通信方法。

背景技術

SDIO(Secure Digital Input and Output Card)協議由SD卡的協議演化升級而來，而SDIO接口是在SD標準上定義的一種外設接口，它具有很強的擴展性和較快的傳輸速度，標準模式速率為100Mbps，高速模式速率為200Mbps；它還支持即插即用，為移動設備提供了高速低功耗IO數據傳輸解決方案，在藍牙、相機、GPS、無線WIFI等外設中具有廣泛的應用。這些外設允許任何宿主設備與他們“通話”，只要它們都支持SDIO應用規范。

FPGA與FPGA板級通信一般采用I2C、串行外設接口(Serial PeripheralInterface，SPI)、串口、以太網和serdes接口協議。I2C、SPI、串口協議速率較低，小于10Mbps，難以滿足高速信號處理系統的需要，且收發包沒有循環冗余校驗(CyclicRedundancy Check，CRC)，不能判斷數據是否出錯；而以太網和serdes外圍電路復雜，高性能模塊對于芯片的成本會增加，應用程序編碼難度大。

針對傳統FPGA板級通信的種種缺點，我們將SDIO接口擴展到FPGA上，在FPGA上實現一種高速的、數據可靠的通信方法。

發明內容

針對現有技術的以上缺陷或改進需求，本發明提供了一種基于SDIO接口的FPGA板級通信裝置及通信方法，實現一種高速的、數據可靠的、操作簡單的通信方法。

為實現上述目的，按照本發明的一個方面，提供了一種基于SDIO接口的FPGA板級通信裝置，包括主機FPGA的SDIO Master模塊與從機FPGA的SDIO slave模塊；SDIO Master模塊與SDIO slave模塊之間通過SDIO總線相連；

其中，SDIO Master模塊包括時鐘單元、控制信號處理單元、第一命令控制單元、第一數據處理單元和FIFO存儲單元；SDIO slave模塊包括第二命令控制單元、第二數據處理單元和數據緩存單元；

時鐘單元用于直接驅動SDIO Master模塊工作，同時作為時鐘源驅動SDIO Slave模塊工作；

控制信號處理單元用于接收、回復上位機或主機FPGA的控制命令，并用于將控制命令解析為初始化命令和/或數據傳輸命令；

第一命令控制單元用于執行初始化命令并將初始化命令發送至第二命令控制單元；并用于將數據傳輸命令發送至第二命令控制單元和第一數據控制單元；

第二命令控制單元用于執行初始化命令；并用于將數據傳輸命令發送至第二數據控制單元；

第一數據處理單元和第二數據處理單元用于根據接收的數據傳輸命令驅動數據在FIFO存儲單元和數據緩存單元間進行傳輸。

優選的，上述基于SDIO接口的FPGA板級通信裝置，其SDIO總線包括指令總線、數據總線和時鐘總線，第一命令控制單元和第二命令控制單元通過所述指令總線相連；第一數據處理單元和第二數據處理單元通過所述數據總線相連；時鐘單元通過所述時鐘總線驅動SDIO Slave模塊。