[發明專利]提高耐壓的屏蔽柵MOSFET結構及其制備方法

有效

• 申請號: 201710997883.1
• 申請日: 2017-10-24
• 公開（公告）號: CN107731908B
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 徐承福;朱陽軍
• 申請（專利權）人: 貴州芯長征科技有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/336;H01L29/78
• 代理公司: 蘇州國誠專利代理有限公司 32293
• 代理人: 韓鳳

1.一種提高耐壓的屏蔽柵MOSFET結構，包括至少一個晶體管單元，所述晶體管單元包括第一導電類型襯底以及位于所述第一導電類型襯底上方的第一導電類型漂移層；在所述第一導電類型漂移層內設置元胞溝槽，元胞溝槽內設置屏蔽柵結構；在元胞溝槽側壁外上方設有第二導電類型基區以及位于所述第二導電類型基區的第一導電類型源區；其特征是：

在所述元胞溝槽槽底的正下方設置至少一個第二導電類型島區，第二導電類型島區位于第一導電類型漂移層內，且鄰近 所述元胞溝槽槽底的第二導電類型島區與元胞溝槽的槽底接觸；

元胞溝槽的槽底具有多個第二導電類型島區時，所述第二導電類型島區在元胞溝槽下方沿第一導電類型漂移層指向第一導電類型襯底的方向依次排列，且第二導電類型島區間相互鄰接；第二導電類型島區的寬度不小于元胞溝槽的寬度；

所述元胞溝槽的深度為3μm～6μm，每個第二導電類型島區在第一導電類型漂移層內的深度為1μm～20μm；

在第一導電類型襯底與第一導電類型漂移層間設有第一導電類型輔助層，所述第一導電類型輔助層分別鄰接第一導電類型襯底與第一導電類型漂移層，第一導電類型輔助層的厚度為10μm～20μm；

所述屏蔽柵結構包括溝槽內下層多晶硅體以及溝槽內上層多晶硅體，所述溝槽內下層多晶硅體的外圈通過溝槽內下絕緣氧化層與元胞溝槽的側壁以及底壁絕緣隔離，溝槽內上層多晶硅體的外圈通過溝槽內上絕緣氧化層與元胞溝槽的側壁以及溝槽內下層多晶硅體絕緣隔離，溝槽內上層多晶硅體的寬度大于溝槽內下層多晶硅體的寬度；

溝槽內上層多晶硅體與第一導電類型漂移層上方的柵極金屬歐姆接觸，第二導電類型基區、位于所述第二導電類型基區內的第一導電類型源區以及溝槽內下層多晶硅體與第一導電類型漂移層上方的源極金屬歐姆接觸。

2.一種提高耐壓的屏蔽柵MOSFET結構的制備方法，其特征是，所述屏蔽柵MOSFET結構的制備方法包括如下步驟：

步驟1、提供具有第一導電類型的半導體基板，所述半導體基板包括第一導電類型襯底以及位于所述第一導電類型襯底上方的第一導電類型第一外延層，在所述第一導電類型第一外延層內進行第二導電類型雜質離子的注入，以得到所需的第二導電類型島區；

步驟2、在上述第一導電類型襯底上方進行第一導電類型外延層生長，以得到位于第一導電類型襯底上方的第一導電類型漂移層，第二導電類型島區位于第一導電類型漂移層內，對所述第一導電類型漂移層進行刻蝕，以得到位于第一導電類型漂移層內的元胞溝槽，元胞溝槽位于第二導電類型島區的正上方，且元胞溝槽的槽底與鄰近的第二導電類型島區接觸；

步驟3、在上述元胞溝槽內制備所需的屏蔽柵結構；

步驟4、在第一導電類型漂移層上進行第二導電類型雜質離子的注入，擴散后形成第二導電類型基區，所述第二導電類型基區位于第一導電類型漂移層內的上部，且第二導電類型基區與對應元胞溝槽外側壁接觸；

步驟5、在上述第一導電類型漂移層上進行第一導電類型雜質離子的注入，擴散后形成第一導電類型源區，所述第一導電類型源區在第二導電類型基區內，且第一導電類型源區與元胞溝槽的側壁接觸；

步驟6、在上述第一導電類型漂移層上設置所需的源極金屬以及柵極金屬，所述源極金屬、柵極金屬與第一導電類型漂移層絕緣隔離；

在第一導電類型漂移層內設置多個第二導電類型島區時，在第一導電類型第一外延層內得到第二導電類型島區后，在所述第一導電類型第一外延層上進行第一導電類型外延層生長，以得到第一導電類型第二外延層；

在第一導電類型第二外延層內進行第二導電類型雜質離子的注入，以得到兩個鄰接的第二導電類型島區，兩鄰接的第二導電類型島區沿第一導電類型襯底指向第一導電類型第二外延層的方向排布；第二導電類型島區的寬度不小于元胞溝槽的寬度；

重復上述步驟，直至在第一導電類型漂移層內得到所需的第二導電類型島區；

步驟3中，制備屏蔽柵結構的過程包括如下步驟

步驟3-1、在所述元胞溝槽內填充第一溝槽絕緣氧化層，所述第一溝槽絕緣氧化層覆蓋元胞溝槽的側壁以及底壁，并在元胞溝槽內形成第一多晶硅填充孔；

步驟3-2、在上述第一多晶硅填充孔內填充導電多晶硅，以得到填滿第一導電多晶硅填充孔的多晶硅填充體；

步驟3-3、對上述多晶硅填充體進行刻蝕，以得到位于元胞溝槽內的溝槽內下層多晶硅體以及位于所述溝槽內多晶硅體正上方的刻蝕定位孔；

步驟3-4、對上述刻蝕定位孔外圈的第一溝槽絕緣氧化層進行全刻蝕，以得到與溝槽內下層多晶硅體對應的溝槽內下絕緣氧化層以及位于溝槽內下層多晶硅體正上方的上部槽體；

步驟3-5、在上述上部槽體內填充第二溝槽絕緣氧化層，所述第二溝槽絕緣氧化層覆蓋上部槽底的側壁以及底壁，在填充第二溝槽絕緣氧化層后，在溝槽內下層多晶硅體正上方形成第二導電多晶硅填充孔；

步驟3-6、在上述第二導電多晶硅填充孔內填充導電多晶硅，以得到填滿第二導電多晶硅填充孔的溝槽內上層多晶硅體，與溝槽內上層多晶硅體對應的第二溝槽絕緣氧化層形成溝槽內上絕緣氧化層；

溝槽內上層多晶硅體的外圈通過溝槽內上絕緣氧化層與元胞溝槽的側壁以及溝槽內下層多晶硅體絕緣隔離，溝槽內上層多晶硅體的寬度大于溝槽內下層多晶硅體的寬度；

溝槽內上層多晶硅體與第一導電類型漂移層上方的柵極金屬歐姆接觸，第二導電類型基區、位于所述第二導電類型基區內的第一導電類型源區以及溝槽內下層多晶硅體與第一導電類型漂移層上方的源極金屬歐姆接觸；

在第一導電類型襯底與第一導電類型漂移層間設有第一導電類型輔助層，所述第一導電類型輔助層分別鄰接第一導電類型襯底與第一導電類型漂移層，第一導電類型輔助層的厚度為10μm～20μm；

半導體基板的材料包括硅，元胞溝槽的深度為3μm～6μm，每個第二導電類型島區在第一導電類型漂移層內的深度為1μm～20μm。