[發(fā)明專(zhuān)利]一種實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的方法及裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201710994335.3
• 申請(qǐng)日: 2017-10-23
• 公開(kāi)（公告）號(hào): CN107566301A
• 公開(kāi)（公告）日: 2018-01-09
• 發(fā)明（設(shè)計(jì)）人: 劉強(qiáng);于治樓;金長(zhǎng)新
• 申請(qǐng)（專(zhuān)利權(quán)）人: 濟(jì)南浪潮高新科技投資發(fā)展有限公司
• 主分類(lèi)號(hào): H04L12/931
• 分類(lèi)號(hào): H04L12/931;H04L12/24
• 代理公司: 濟(jì)南信達(dá)專(zhuān)利事務(wù)所有限公司37100
• 代理人: 劉繼枝

技術(shù)領(lǐng)域

本發(fā)明涉及服務(wù)器產(chǎn)品領(lǐng)域，具體地說(shuō)是一種實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的方法及裝置。

背景技術(shù)

因很多國(guó)產(chǎn)處理器，類(lèi)似飛騰1500A等設(shè)計(jì)中并沒(méi)有實(shí)現(xiàn)多CPU互聯(lián)設(shè)計(jì)的高速總線設(shè)計(jì)，導(dǎo)致采用這樣的處理器無(wú)法設(shè)計(jì)雙路或者多路服務(wù)器主板，導(dǎo)致采用這種處理器設(shè)計(jì)的服務(wù)器在性能上受到限制。

發(fā)明內(nèi)容

本發(fā)明的技術(shù)任務(wù)是提供一種設(shè)計(jì)合理、操作方便的實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的方法及裝置。

本發(fā)明的技術(shù)任務(wù)是按以下方式實(shí)現(xiàn)的：

一種實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的方法，包括：

創(chuàng)建兩個(gè)處理器之間的連接線路，實(shí)現(xiàn)兩個(gè)處理器間通信與數(shù)據(jù)交互；

創(chuàng)建一個(gè)非透明PCIE Switch芯片，使得兩個(gè)處理器都連接到所述的非透明PCIE Switch芯片；

所述的每一個(gè)處理器的網(wǎng)口連接到一個(gè)交換芯片上，兩個(gè)交換芯片間進(jìn)行互聯(lián)。

所述的連接線路為RapioIO總線。

所述的使得兩個(gè)處理器都連接到所述的非透明PCIE Switch芯片，包括，所述的兩個(gè)處理器的PCIE上行總線能夠進(jìn)行主從切換來(lái)決定下行的PCIE設(shè)備連接到哪個(gè)處理器上。

所述的兩個(gè)交換芯片間進(jìn)行互聯(lián)，包括，所述的兩個(gè)處理器間的網(wǎng)絡(luò)作為心跳線進(jìn)行通信。

所述的每個(gè)處理器有單獨(dú)的PCIE通道來(lái)連接對(duì)應(yīng)的PCIE外設(shè)。

所述的每個(gè)處理器有單獨(dú)連接的對(duì)應(yīng)的內(nèi)存。

一種實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的裝置，包括兩個(gè)處理器、交換芯片、PCIE外設(shè)和內(nèi)存；

所述的兩個(gè)處理器之間采用RapioIO總線進(jìn)行處理器間通信與數(shù)據(jù)交互；

所述的每一個(gè)處理器的網(wǎng)口連接到一個(gè)交換芯片上，兩個(gè)交換芯片間進(jìn)行互聯(lián)。

所述的兩個(gè)處理器都連接到一個(gè)非透明PCIESwitch芯片，通過(guò)PCIESwitch芯片實(shí)現(xiàn)所述的兩個(gè)處理器間PCIE設(shè)備的共享。

所述的每個(gè)處理器有單獨(dú)的PCIE通道來(lái)連接對(duì)應(yīng)的PCIE外設(shè)。

所述的每個(gè)處理器有單獨(dú)連接的對(duì)應(yīng)的內(nèi)存。

本發(fā)明的一種實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的方法及裝置和現(xiàn)有技術(shù)相比，具有設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單、 操作方便等特點(diǎn)，有效的解決了單處理設(shè)計(jì)的服務(wù)器性能低的問(wèn)題，實(shí)現(xiàn)了雙處理器間的心跳及數(shù)據(jù)傳輸方式和共享PCIE外設(shè)。

附圖說(shuō)明

附圖1為一種實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的方法的配置框圖。

具體實(shí)施方式

實(shí)施例1：

配置裝置：

一種實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的裝置，包括兩個(gè)處理器、交換芯片、PCIE外設(shè)和內(nèi)存；

所述的兩個(gè)處理器之間采用RapioIO總線進(jìn)行處理器間通信與數(shù)據(jù)交互；

所述的每一個(gè)處理器的網(wǎng)口連接到一個(gè)交換芯片上，兩個(gè)交換芯片間進(jìn)行互聯(lián)。

所述的兩個(gè)處理器都連接到一個(gè)非透明PCIESwitch芯片，通過(guò)PCIESwitch芯片實(shí)現(xiàn)所述的兩個(gè)處理器間PCIE設(shè)備的共享。

所述的每個(gè)處理器有單獨(dú)的PCIE通道來(lái)連接對(duì)應(yīng)的PCIE外設(shè)。

所述的每個(gè)處理器有單獨(dú)連接的對(duì)應(yīng)的內(nèi)存。

操作方法：

一種實(shí)現(xiàn)RapidIO交換機(jī)系統(tǒng)總線速度自動(dòng)配置的方法，包括：

創(chuàng)建兩個(gè)處理器之間的連接線路為RapioIO總線，實(shí)現(xiàn)兩個(gè)處理器間通信與數(shù)據(jù)交互；

創(chuàng)建一個(gè)非透明PCIE Switch芯片，使得兩個(gè)處理器都連接到所述的非透明PCIE Switch芯片；所述的兩個(gè)處理器的PCIE上行總線能夠進(jìn)行主從切換來(lái)決定下行的PCIE設(shè)備連接到哪個(gè)處理器上。

所述的每一個(gè)處理器的網(wǎng)口連接到一個(gè)交換芯片上，兩個(gè)交換芯片間進(jìn)行互聯(lián)，所述的兩個(gè)處理器間的網(wǎng)絡(luò)作為心跳線進(jìn)行通信。

所述的每個(gè)處理器有單獨(dú)的PCIE通道來(lái)連接對(duì)應(yīng)的PCIE外設(shè)；所述的每個(gè)處理器有單獨(dú)連接的對(duì)應(yīng)的內(nèi)存。

實(shí)施例2：

以采用雙FT1500A 16核心處理器為例說(shuō)明，在雙路FT1500A服務(wù)器主板設(shè)計(jì)中每個(gè)CPU通過(guò)PCIE轉(zhuǎn)RapidIO總線芯片TSI721進(jìn)行互聯(lián)，用于處理器間數(shù)據(jù)傳輸?shù)耐ǖ溃ㄟ^(guò)交換機(jī)間網(wǎng)絡(luò)通信進(jìn)行心跳，用于判斷雙處理器是否正常運(yùn)行，并可以與外部網(wǎng)絡(luò)連接實(shí)現(xiàn)交換機(jī)功能，通過(guò)PEX8632 芯片實(shí)現(xiàn)雙處理器間PCIE設(shè)備的共享。

通過(guò)上面具體實(shí)施方式，所述技術(shù)領(lǐng)域的技術(shù)人員可容易的實(shí)現(xiàn)本發(fā)明。但是應(yīng)當(dāng)理解，本發(fā)明并不限于上述的幾種具體實(shí)施方式。在公開(kāi)的實(shí)施方式的基礎(chǔ)上，所述技術(shù)領(lǐng)域的技術(shù)人員可任意組合不同的技術(shù)特征，從而實(shí)現(xiàn)不同的技術(shù)方案。