[發明專利]一種實現RapidIO交換機系統總線速度自動配置的方法及裝置在審
| 申請號： | 201710994335.3 | 申請日： | 2017-10-23 |
| 公開（公告）號： | CN107566301A | 公開（公告）日： | 2018-01-09 |
| 發明（設計）人： | 劉強;于治樓;金長新 | 申請（專利權）人： | 濟南浪潮高新科技投資發展有限公司 |
| 主分類號： | H04L12/931 | 分類號： | H04L12/931;H04L12/24 |
| 代理公司： | 濟南信達專利事務所有限公司37100 | 代理人： | 劉繼枝 |
| 地址： | 250100 山東省濟南市*** | 國省代碼： | 山東;37 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 實現 rapidio 交換機 系統總線 速度 自動 配置 方法 裝置 | ||
1.一種實現RapidIO交換機系統總線速度自動配置的方法，其特征在于，包括：
創建兩個處理器之間的連接線路，實現兩個處理器間通信與數據交互；
創建一個非透明PCIE Switch芯片，使得兩個處理器都連接到所述的非透明PCIE Switch芯片；
所述的每一個處理器的網口連接到一個交換芯片上，兩個交換芯片間進行互聯。
2.根據權利要求1所述的方法，其特征在于，所述的連接線路為RapioIO總線。
3.根據權利要求1所述的方法，其特征在于，所述的使得兩個處理器都連接到所述的非透明PCIE Switch芯片，包括，
所述的兩個處理器的PCIE上行總線能夠進行主從切換來決定下行的PCIE設備連接到哪個處理器上。
4.根據權利要求1所述的方法，其特征在于，所述的兩個交換芯片間進行互聯，包括，
所述的兩個處理器間的網絡作為心跳線進行通信。
5.根據權利要求1所述的方法，其特征在于，所述的每個處理器有單獨的PCIE通道來連接對應的PCIE外設。
6.根據權利要求1所述的方法，其特征在于，所述的每個處理器有單獨連接的對應的內存。
7.一種實現RapidIO交換機系統總線速度自動配置的裝置，其特征在于，包括兩個處理器、交換芯片、PCIE外設和內存；
所述的兩個處理器之間采用RapioIO總線進行處理器間通信與數據交互；
所述的每一個處理器的網口連接到一個交換芯片上，兩個交換芯片間進行互聯。
8.根據權利要求7所述的裝置，其特征在于，所述的兩個處理器都連接到一個非透明PCIE Switch芯片，通過PCIE Switch芯片實現所述的兩個處理器間PCIE設備的共享。
9.根據權利要求7所述的裝置，其特征在于，所述的每個處理器有單獨的PCIE通道來連接對應的PCIE外設。
10.根據權利要求7所述的裝置，其特征在于，所述的每個處理器有單獨連接的對應的內存。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于濟南浪潮高新科技投資發展有限公司，未經濟南浪潮高新科技投資發展有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710994335.3/1.html，轉載請聲明來源鉆瓜專利網。
