[發明專利]淺溝槽隔離結構的形成方法

有效

• 申請號: 201710987035.2
• 申請日: 2017-10-20
• 公開（公告）號: CN107799460B
• 公開（公告）日: 2020-02-21
• 發明（設計）人: 蔡毅;倪立華
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明的一種淺溝槽隔離結構的形成方法，包括：a)提供半導體襯底，所述半導體襯底表面具有淺溝槽；b)在所述淺溝槽的中沉積隔離層，所述隔離層覆蓋所述淺溝槽的底壁及側壁，且部分填充所述淺溝槽，未填充部分形成間隙；c)刻蝕所述隔離層，增加所述間隙的寬深比；d)重復進行b)和c)，直至所述淺溝槽中填充完全。本發明能夠降低隔離層中金屬離子的濃度，提高CIS器件的質量。

技術領域

本發明涉及半導體集成電路制造技術領域，尤其涉及一種淺溝槽隔離結構的形成方法。

背景技術

隔離結構是CIS器件中重要的功能結構，用于電學隔離器件中MOS晶體管中相鄰的有源區。隨著半導體技術的發展，集成電路中器件的尺寸越來越小，為實現高密度、高性能的MOS晶體管，隔離結構的隔離工藝變得越來越重要。

淺溝槽隔離結構(STI)是一種重要的隔離結構。淺溝槽隔離結構的形成方法為：提供半導體襯底；在半導體襯底上生長氧化層；在氧化層上沉積硬掩膜層；以圖形化的光刻膠為掩膜刻蝕硬掩膜層、氧化層及半導體襯底，在半導體襯底中形成溝槽；去除光刻膠；在所述溝槽內生長墊氧化層；在所述溝槽內沉積隔離層填充所述溝槽至所述硬掩膜層表面；對隔離層進行平坦化至露出硬掩膜層；用濕法刻蝕方法去除硬掩膜層和氧化層形成淺溝槽隔離結構。

現有技術中，溝槽中隔離層的效果不理想，影響CIS器件的性能。

發明內容

本發明的目的在于提供金屬柵極的制備方法，解決現有技術中金屬柵極填充難度大的問題。

為解決上述技術問題，本發明提供一種淺溝槽隔離結構的形成方法，包括：

a)提供半導體襯底，所述半導體襯底表面具有淺溝槽；

b)在所述淺溝槽的中沉積隔離層，所述隔離層覆蓋所述淺溝槽的底壁及側壁，且部分填充所述淺溝槽，未填充部分形成間隙；

c)刻蝕所述隔離層，增加所述間隙的寬深比；

d)重復進行b)和c)，直至所述淺溝槽中填充完全。

可選的，形成所述淺溝槽的步驟包括：

在所述半導體襯底表面形成刻蝕停止層；

選擇性刻蝕所述半導體襯底，形成若干個淺溝槽。

可選的，所述刻蝕阻擋層包括依次位于所述半導體襯底表面的氧化硅和氮化硅。

可選的，所述淺溝槽的寬深比在1:4～1:6之間。

可選的，采用高密度等離子沉積工藝沉積所述隔離層，反應氣體包括Ar、H₂、SiH₄、O₂、He。

可選的，采用SiCoNi工藝刻蝕所述隔離層。

可選的，刻蝕所述隔離層的厚度為覆蓋淺溝槽側壁的厚度的四分之一至二分之一之間。

可選的，刻蝕所述隔離層采用的溫度為20℃～40℃，反應腔體的壓力為2～4Torr；遠程RF功率為2～5W，反應氣體包括NH₃、HF、Ar、He。

可選的，所述隔離層的材料為氧化硅。

可選的，至少重復進行3～4次b)和c)步驟。

可選的，還包括：化學機械研磨所述隔離層，去除所述淺溝槽外的隔離層，形成淺溝槽隔離結構。

與現有技術相比，本發明提供的淺溝槽隔離結構的形成方法具有以下有益效果：