[發明專利]淺溝槽隔離結構的形成方法有效
| 申請號: | 201710987035.2 | 申請日: | 2017-10-20 |
| 公開(公告)號: | CN107799460B | 公開(公告)日: | 2020-02-21 |
| 發明(設計)人: | 蔡毅;倪立華 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762;H01L21/02 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 智云 |
| 地址: | 201203 上海市*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝槽 隔離 結構 形成 方法 | ||
1.一種淺溝槽隔離結構的形成方法,其特征在于,包括:
a)提供半導體襯底,所述半導體襯底表面具有淺溝槽;
b)在所述淺溝槽的中沉積隔離層,所述隔離層覆蓋所述淺溝槽的底壁及側壁,且部分填充所述淺溝槽,未填充部分形成間隙;
c)刻蝕所述隔離層,增加所述間隙的寬深比;刻蝕所述隔離層的厚度為覆蓋淺溝槽側壁的厚度的四分之一至二分之一之間;采用SiCoNi工藝刻蝕所述隔離層;
d)重復進行b)和c),直至所述淺溝槽中填充完全;至少重復進行3~4次b)和c)步驟。
2.如權利要求1所述的淺溝槽隔離結構的形成方法,其特征在于,形成所述淺溝槽的步驟包括:
在所述半導體襯底表面形成刻蝕停止層;
選擇性刻蝕所述半導體襯底,形成若干個淺溝槽。
3.如權利要求2所述的淺溝槽隔離結構的形成方法,其特征在于,所述刻蝕阻擋層包括依次位于所述半導體襯底表面的氧化硅和氮化硅。
4.如權利要求1所述的淺溝槽隔離結構的形成方法,其特征在于,所述淺溝槽的寬深比在1:4~1:6之間。
5.如權利要求1所述的淺溝槽隔離結構的形成方法,其特征在于,采用高密度等離子沉積工藝沉積所述隔離層,反應氣體包括Ar、H2、SiH4、O2、He。
6.如權利要求1所述的淺溝槽隔離結構的形成方法,其特征在于,刻蝕所述隔離層采用的溫度為20℃~40℃,反應腔體的壓力為2~4Torr;遠程RF功率為2~5W,反應氣體包括NH3、HF、Ar、He。
7.如權利要求1所述的淺溝槽隔離結構的形成方法,其特征在于,所述隔離層的材料為氧化硅。
8.如權利要求1所述的淺溝槽隔離結構的形成方法,其特征在于,還包括:化學機械研磨所述隔離層,去除所述淺溝槽外的隔離層,形成淺溝槽隔離結構。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710987035.2/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





