[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 201710985438.3
• 申請日: 2017-10-20
• 公開（公告）號: CN109698163A
• 公開（公告）日: 2019-04-30
• 發明（設計）人: 張海洋;紀世良
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

提供半導體襯底，在所述半導體襯底上形成圖案化的硬掩膜層；

形成橫跨所述硬掩膜層的偽柵極；

形成覆蓋所述半導體襯底和所述硬掩膜層的層間介電層；

去除所述偽柵極，以在所述層間介電層中形成柵極凹槽；

以所述柵極凹槽底部暴露的硬掩膜層為掩膜刻蝕所述半導體襯底，以形成鰭片；

在所述柵極凹槽的側壁上形成不對稱k值間隙壁。

2.根據權利要求1所述的制造方法，其特征在于，形成所述不對稱k值間隙壁的方法包括：

形成覆蓋所述柵極凹槽的底部和側壁的低k間隙壁層；

對位于所述柵極凹槽底部的低k間隙壁層執行離子注入；

刻蝕去除位于所述柵極凹槽底部的低k間隙壁層；

使用等離子帶束氧化方法對位于源極一側遠離所述柵極凹槽側壁的低k間隙壁層進行定向氧化，以形成高k間隙壁層。

3.根據權利要求2所述的制造方法，其特征在于，所述硬掩膜層包括由下至上依次層疊的氧化物層和氮化硅層，所述離子注入的對象還包括所述氮化硅層，所述刻蝕同時去除經離子注入的所述氮化硅層。

4.根據權利要求2所述的制造方法，其特征在于，所述離子注入包括H₂離子注入，所述刻蝕的方法包括濕法刻蝕。

5.根據權利要求1所述的制造方法，其特征在于，在形成所述不對稱k值間隙壁之后，還包括：

在所述半導體襯底的NMOS區域和PMOS區域分別形成覆蓋所述鰭片的柵極介電層；以及

在所述半導體襯底的NMOS區域和PMOS區域分別形成填充所述柵極凹槽的金屬柵極。

6.根據權利要求1所述的制造方法，其特征在于，所述偽柵極為使用旋涂方法形成的無定形碳層。

7.根據權利要求1所述的制造方法，其特征在于，在形成所述層間介電層之前，還包括對所述半導體襯底進行源漏離子注入，以定義源漏區的步驟。

8.根據權利要求1所述的制造方法，其特征在于，所述半導體襯底包括SOI襯底，所述鰭片形成于所述SOI襯底頂部的硅層中。

9.一種半導體器件，其特征在于，包括：

半導體襯底，所述半導體襯底上形成有鰭片；

形成于所述半導體襯底上的層間介電層，在所述鰭片上方的所述層間介電層中形成有柵極凹槽；

形成于所述柵極凹槽中的金屬柵極，所述金屬柵極橫跨所述鰭片；以及

形成于所述柵極凹槽側壁上的不對稱k值間隙壁。

10.根據權利要求9所述的半導體器件，其特征在于，所述不對稱k值間隙壁包括：

位于源極一側的遠離所述柵極凹槽側壁的高k間隙壁層和靠近所述柵極凹槽側壁的低k間隙壁層；以及

位于漏極一側的低k間隙壁層。