[發明專利]半導體封裝裝置及其制造方法

有效

• 申請號: 201710982761.5
• 申請日: 2017-10-20
• 公開（公告）號: CN107910319B
• 公開（公告）日: 2019-09-06
• 發明（設計）人: 江忠信;紀光庭;鄭明祥
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/66
• 分類號: H01L23/66;H01L23/64;H01L23/552;H01Q1/22;H01Q1/38;H01Q1/50
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

本發明提供一種半導體封裝裝置，其包括：襯底、半導體裝置、第一電子組件、天線輻射方向圖和第一封裝主體。所述襯底具有第一區域和第二區域。所述半導體裝置設置在所述襯底的所述第一區域上。所述第一電子組件設置在所述襯底的所述第二區域上。所述天線輻射方向圖設置在所述襯底的所述第二區域上并且電連接到所述第一電子組件。所述第一封裝主體包封所述襯底的所述第一區域以及所述半導體裝置，而暴露所述天線輻射方向圖、所述第一電子組件以及所述襯底的所述第二區域。

技術領域

本發明涉及半導體封裝裝置及其制造方法，且更確切地說涉及具有天線和屏蔽蓋的半導體封裝裝置及其制造方法。

背景技術

在至少部分地由針對增強處理速度和較小尺寸的需求的驅動下，半導體裝置已變得越來越復雜。增強處理速度傾向于涉及較高的時鐘速度，這可涉及信號電平之間的更頻繁的轉換，這繼而可引起在較高頻率或較短波長處的較高電平的電磁發射。電磁發射可從源半導體裝置中輻射，并且可入射到鄰近半導體裝置上。如果鄰近半導體裝置處的電磁發射的電平足夠高，那么這些發射可不利地影響鄰近半導體裝置的操作。此現象有時被稱為電磁干擾(EMI)。較小大小的半導體裝置可通過在整個電子系統內提供較高密度的半導體裝置而加重EMI，并且因此加重鄰近半導體裝置處的較高電平的不希望的電磁發射。另外，當天線圖案集成在半導體裝置中時，半導體封裝裝置中的有限空間可能會限制集成天線的設計。因此，令人希望的是設計一種滿足高密度集成電路的發展所帶來的需求的半導體裝置。

發明內容

在本發明的一或多個實施例中，半導體封裝裝置包含襯底、半導體裝置、第一電子組件、天線圖案和第一封裝主體。襯底具有第一區域和第二區域。半導體裝置設置在襯底的第一區域上。第一電子組件設置在襯底的第二區域上。天線圖案設置在襯底的第二區域上并且電連接到第一電子組件。第一封裝主體包封襯底的第一區域以及半導體裝置，而暴露天線圖案、第一電子組件以及襯底的第二區域。

在本發明的一或多個實施例中，電子模塊包含電路板、第一天線圖案和半導體封裝裝置。第一天線圖案設置在電路板上。半導體封裝裝置設置在電路板上。半導體封裝裝置包含襯底、半導體裝置和第二天線圖案。襯底具有第一區域和第二區域。半導體裝置設置在襯底的第一區域上。第二天線圖案設置在襯底的第二區域上并且電連接到電路板上的第一天線圖案。

在本發明的一或多個實施例中，半導體封裝裝置包含天線圖案、第一電子組件、第二電子組件和第三電子組件。天線圖案包含饋電線、第一線段、第二線段和第三線段。饋電線設置在第一線段與第二線段之間。第二線段設置在饋電線與第三線段之間。第一電子組件將第一線段與饋電線電連接。第二電子組件將饋電線與第二線段電連接。第三電子組件將第二線段與第三線段電連接。

附圖說明

圖1A說明根據本發明的一些實施例的半導體封裝裝置的透視圖。

圖1B說明根據本發明的一些實施例的圖1A所示出的半導體封裝裝置的一部分的放大視圖。

圖2說明根據本發明的一些實施例的半導體封裝裝置的透視圖。

圖3說明根據本發明的一些實施例的半導體封裝裝置的透視圖。

圖4說明根據本發明的一些實施例的半導體封裝裝置的透視圖。

圖5A、圖5B、圖5C、圖5D、圖5E和圖5F說明根據本發明的一些實施例的制造半導體封裝裝置的方法。

圖6A、圖6B、圖6C、圖6D和圖6E說明根據本發明的一些實施例的制造半導體封裝裝置的方法。

貫穿圖式和具體實施方式使用共用參考編號來指示相同或類似組件。從以下結合附圖作出的詳細描述，本發明將會更顯而易見。

具體實施方式

圖1A說明根據本發明的一些實施例的半導體封裝裝置1的透視圖。半導體封裝裝置1包含襯底10、天線圖案11和載體15。