[發(fā)明專利]一種基準(zhǔn)電路及芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 201710979383.5
• 申請(qǐng)日: 2017-10-19
• 公開（公告）號(hào): CN107678486B
• 公開（公告）日: 2020-02-07
• 發(fā)明（設(shè)計(jì)）人: 徐以軍;彭新朝;張亮;馮玉明;殷惠萍;范世榮;謝育樺;王靜;白效寧
• 申請(qǐng)（專利權(quán)）人: 珠海格力電器股份有限公司
• 主分類號(hào): G05F3/26
• 分類號(hào): G05F3/26
• 代理公司: 44372 深圳市六加知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 宋建平

1.一種基準(zhǔn)電路，其特征在于，包括：

電流鏡，用于響應(yīng)于外部電源的激勵(lì)，分別鏡像出至少三條支路電流；

電容單元，用于響應(yīng)于所述外部電源的激勵(lì)，輸出電容電壓；

第一偏置電路，其與所述電流鏡連接；

第二偏置電路，其與所述第一偏置電路連接，用于為所述第一偏置電路提供偏置電壓，使得所述第一偏置電路響應(yīng)于所述偏置電壓的輸入，分別偏置輸出與每條所述支路電流對(duì)應(yīng)的偏置電流；

基準(zhǔn)源產(chǎn)生電路，其與所述第一偏置電路連接，用于響應(yīng)于所述至少三條支路電流中兩條支路電流分別對(duì)應(yīng)的偏置電流與所述電容電壓的輸入，產(chǎn)生基準(zhǔn)電流；

所述電流鏡包括：第一PMOS管、第二PMOS管及第三PMOS管，所述第一PMOS管、所述第二PMOS管及所述第三PMOS管的源極共同連接至第一節(jié)點(diǎn)，所述第一PMOS管、所述第二PMOS管及所述第三PMOS管的柵極共同連接至第二節(jié)點(diǎn)，所述第一PMOS管的漏極用于輸出一條支路電流，所述第二PMOS管的漏極用于輸出另一條支路電流，所述第三PMOS管的漏極用于輸出又另一條支路電流；

所述第一偏置電路包括：第四PMOS管、第五PMOS管及第六PMOS管，所述第一PMOS管的漏極與所述第四PMOS管的源極連接，所述第二PMOS管的漏極與所述第五PMOS管的源極連接，所述第三PMOS管的漏極與所述第六PMOS管的源極連接，所述第四PMOS管、所述第五PMOS管及所述第六PMOS管的柵極共同連接至第三節(jié)點(diǎn)，所述第四PMOS管的漏極用于輸出一條偏置電流，所述第五PMOS管的漏極用于輸出另一條偏置電流，所述第六PMOS管的漏極用于輸出又另一條偏置電流；

所述基準(zhǔn)源產(chǎn)生電路包括：第一運(yùn)放、第一電阻、第二電阻、第三電阻、第一三極管及第二三極管，所述第一運(yùn)放的輸出端與所述電容單元連接，所述第一運(yùn)放的反相輸入端、所述第一電阻的一端、所述第二電阻的一端及所述第四PMOS管的漏極皆連接至第四節(jié)點(diǎn)，所述第一電阻的另一端連接至所述第一三極管的第一電極，所述第二電阻的另一端、所述第一三極管的第二電極及基極皆連接至地端，所述第一運(yùn)放的同相輸入端、所述第三電阻的一端及所述第二三極管的第一電極皆連接至第五節(jié)點(diǎn)，所述第三電阻的另一端、所述第二三極管的第二電極及基極皆連接至地端；

所述第二偏置電路包括第二運(yùn)放，所述第二運(yùn)放的反相輸入端與所述第五PMOS管的源極連接，所述第二運(yùn)放的同相輸入端與所述第六PMOS管的源極連接，所述第二運(yùn)放的輸出端連接至所述第三節(jié)點(diǎn)；

電壓調(diào)整電路，其與所述第一偏置電路連接，用于響應(yīng)于控制信號(hào)的輸入，根據(jù)所述至少三條支路電流中剩余的一條支路電流對(duì)應(yīng)的偏置電流，調(diào)整并輸出基準(zhǔn)電壓；

所述控制信號(hào)包括第一控制信號(hào)與第二控制信號(hào)；

所述電壓調(diào)整電路包括：

電壓微調(diào)電路，用于根據(jù)輸入的所述至少三條支路電流中剩余的一條支路電流對(duì)應(yīng)的偏置電流與所述第一控制信號(hào)，輸出第一電壓；

分壓電路，其與所述電壓微調(diào)電路連接，用于根據(jù)所述第二控制信號(hào)，對(duì)所述第一電壓進(jìn)行分壓并輸出基準(zhǔn)電壓。

2.根據(jù)權(quán)利要求1所述的基準(zhǔn)電路，其特征在于，所述電壓微調(diào)電路包括互相串聯(lián)的N+1個(gè)電阻以及N個(gè)開關(guān)，每相鄰兩個(gè)電阻之間的節(jié)點(diǎn)連接所述開關(guān)的輸入端，每個(gè)所述開關(guān)的輸出端與第一電阻的一端用于輸入所述至少三條支路電流中剩余的一條支路電流對(duì)應(yīng)的偏置電流，每個(gè)所述開關(guān)的輸入端用于輸入所述第一控制信號(hào)，第N+1電阻的另一端接地。

3.根據(jù)權(quán)利要求2所述的基準(zhǔn)電路，其特征在于，所述分壓電路包括互相串聯(lián)的M+1個(gè)電阻以及M個(gè)開關(guān)，第一電阻的一端用于輸入所述至少三條支路電流中剩余的一條支路電流對(duì)應(yīng)的偏置電流，每相鄰兩個(gè)電阻之間的節(jié)點(diǎn)連接所述開關(guān)的輸入端，每個(gè)所述開關(guān)的輸出端用于輸出所述基準(zhǔn)電壓，第M+1電阻的另一端接地。

4.一種芯片，其特征在于，包括如權(quán)利要求1至3任一項(xiàng)所述的基準(zhǔn)電路。