[發(fā)明專利]一種調(diào)諧曲線線性化的全差分壓控振蕩器

在審

• 申請(qǐng)?zhí)枺?/td>: 201710969132.9
• 申請(qǐng)日: 2017-10-18
• 公開（公告）號(hào): CN107659267A
• 公開（公告）日: 2018-02-02
• 發(fā)明（設(shè)計(jì)）人: 王永剛
• 申請(qǐng)（專利權(quán)）人: 蘇州云芯微電子科技有限公司
• 主分類號(hào): H03B5/02
• 分類號(hào): H03B5/02;H03B5/12;H03L7/099
• 代理公司: 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司32224
• 代理人: 董建林

技術(shù)領(lǐng)域

本發(fā)明涉及一種調(diào)諧曲線線性化的全差分壓控振蕩器，屬于射頻集成電路技術(shù)領(lǐng)域。

背景技術(shù)

在射頻收發(fā)器中，壓控振蕩器（VCO）是其中最為關(guān)鍵的模塊之一，對(duì)收發(fā)機(jī)的性能有決定性的影響。壓控振蕩器有兩個(gè)非常關(guān)鍵的性能指標(biāo)：相位噪聲和調(diào)諧增益。VCO的相位噪聲性能直接影響接收機(jī)的接收靈敏度和阻塞性能，還決定著發(fā)射信號(hào)功率譜的純度。VCO調(diào)諧增益范圍直接關(guān)系到以VCO為核心的鎖相環(huán)PLL頻率合成器的環(huán)路帶寬的穩(wěn)定性，環(huán)路帶寬又是PLL設(shè)計(jì)的一個(gè)重要指標(biāo)，決定著頻率合成器的相位噪聲。

以往開關(guān)電容結(jié)構(gòu)的寬帶VCO設(shè)計(jì)中，控制電壓多為單端輸入，這樣前級(jí)的共模噪聲會(huì)惡化VCO的輸出信號(hào)，導(dǎo)致VCO相位噪聲的惡化，全差分結(jié)構(gòu)是抑制共模噪聲的最佳方案。并且，傳統(tǒng)的開關(guān)電容陣列VCO電路設(shè)計(jì)中，采用開關(guān)電容陣列并聯(lián)變?nèi)莨艿姆绞剑瑢?shí)現(xiàn)寬帶調(diào)諧范圍。由于變?nèi)莨艿腃-V曲線本身的嚴(yán)重非線性，使得調(diào)諧增益隨著調(diào)諧電壓的變化而急劇變化。這一方面帶來系統(tǒng)環(huán)路帶寬的不穩(wěn)定，另一方面也使得VCO本身的調(diào)諧電壓范圍大大減小。

發(fā)明內(nèi)容

為了解決上述技術(shù)問題，本發(fā)明提供了一種調(diào)諧曲線線性化的全差分壓控振蕩器。

為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案是：

一種調(diào)諧曲線線性化的全差分壓控振蕩器，包括電感L0、負(fù)阻電路、開關(guān)電容陣列、變?nèi)莨荜嚵泻推秒娐罚?/p>

電感L0兩端、開關(guān)電容陣列兩端和變?nèi)莨荜嚵袃啥司謩e連接VCO的輸出端V_OP和V_ON，電感L0的中心抽頭連接偏置電路，負(fù)阻電路連接電源、VCO的輸出端V_OP和V_ON；

變?nèi)莨荜嚵邪娙軨0、電容C1、變?nèi)莨蹸var0、變?nèi)莨蹸var1、變?nèi)莨蹸var2、變?nèi)莨蹸var3、電阻R0和電阻R1；電容C0的一端連接VCO的輸出端V_OP，電容C0的另一端分別與變?nèi)莨蹸var0負(fù)極、變?nèi)莨蹸var2正極以及電阻R0的一端連接，變?nèi)莨蹸var0正極分別與VCO控制電壓V_C的正端以及變?nèi)莨蹸var1正極連接，變?nèi)莨蹸var2負(fù)極分別與VCO控制電壓V_C的負(fù)端以及變?nèi)莨蹸var3負(fù)極連接，電阻R0的另一端分別與偏壓V_B1以及電阻R1的一端連接，變?nèi)莨蹸var1負(fù)極、變?nèi)莨蹸var3正極以及電阻R1的另一端均與電容C1的一端連接，電容C1的另一端連接VCO的輸出端V_ON。

負(fù)阻電路包括MOS晶體管M1和MOS晶體管M2，MOS晶體管M1和MOS晶體管M2構(gòu)成交叉耦合對(duì)管，MOS晶體管M1和MOS晶體管M2的源極均連接電源，MOS晶體管M1的柵極和MOS晶體管M2的漏極連接，并且均與VCO的輸出端V_ON連接，MOS晶體管M2的柵極和MOS晶體管M1的漏極連接，并且均與VCO的輸出端V_OP連接。

MOS晶體管M1和MOS晶體管M2均為P型MOS晶體管。

開關(guān)電容陣列包括并聯(lián)在VCO的輸出端V_OP和V_ON之間的n個(gè)開關(guān)電容單元；

開關(guān)電容單元包括電容Cn0、電容Cn1、MOS晶體管Mn1、MOS晶體管Mn2和MOS晶體管Mn3；電容Cn0的一端與VCO的輸出端V_OP連接，電容Cn0的另一端分別與MOS晶體管Mn1以及MOS晶體管Mn2的漏極連接，MOS晶體管Mn2的源極接地，電容Cn1的一端與VCO的輸出端V_ON連接，電容Cn1的另一端分別與MOS晶體管Mn1的源極以及MOS晶體管Mn3的漏極連接，MOS晶體管Mn3的源極接地，MOS晶體管Mn1、MOS晶體管Mn2和MOS晶體管Mn3的柵極連接控制電壓V。

MOS晶體管Mn1、MOS晶體管Mn2和MOS晶體管Mn3均為N型MOS晶體管。

偏置電路包括m個(gè)MOS晶體管M31~M3m和m-1個(gè)開關(guān)SW2~SWm； MOS晶體管M31~M3m的漏極均與電感L0的中心抽頭連接，MOS晶體管M31~M3m的柵極均與偏置點(diǎn)V_B0連接，MOS晶體管M31的源極接地，MOS晶體管M32~M3m的源極分別通過一個(gè)開關(guān)接地。