[發明專利]MTP器件及其制造方法

有效

• 申請號: 201710960907.6
• 申請日: 2017-10-17
• 公開（公告）號: CN107799526B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 許貽梅
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11526
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種多次可編程(Multi-Time Programmable，MTP)器件。本發明還涉及一種MTP器件的制造方法。

背景技術

如圖1所示，是現有MTP器件的俯視面結構圖；包括：

形成于半導體襯底如硅襯底上的P阱101、第一N阱102和第二N阱103，在P阱101中形成有3個NMOS管，分別為NMOS管201、202和203，3個NMOS管分別具有多晶硅柵1041、1042和1043,3個NMOS管共包括4個N+區分別為N+區105a、105b、105c和105d，其中N+區105b和105c為兩個相鄰的NMOS管共用。

多晶硅柵1042為浮柵即多晶硅浮柵(FG)，多晶硅浮柵1042的一側延伸到第二N阱103上形成編程耦合結構205，編程耦合結構205對應的多晶硅浮柵1042的延伸端用標記1042b表示；在多晶硅柵1042的延伸端1042b的兩側的第二N阱103中形成有P+區106b。編程耦合結構205呈一電容結構，并通過由P+區106b和多晶硅柵1042的延伸端1042b組成的電容進行對多晶硅浮柵1042的編程即注入電子。

多晶硅浮柵1042的另一側延伸到第一N阱102上形成擦除結構204，擦除結構204對應的多晶硅浮柵1042的延伸端用標記1042a表示；在多晶硅柵1042的延伸端1042a的兩側的第一N阱103中形成有P+區106a。擦除結構204呈一電容結構，并通過由P+區106a和多晶硅柵1042的延伸端1042a組成的電容進行對多晶硅浮柵1042的擦除即擦除電子。

如圖2所示，是圖1所示結構的等效電路圖；如圖3所示，是圖1所示結構的立體圖；多晶硅柵1041會通過接觸孔302連接到由正面金屬層組成的電極，該電極輸入柵選擇信號SG；同樣多晶硅柵1043的頂部會連接到字線WL；NMOS管201的源區即N+區105a會連接到源線SL，同時，NMOS管201、202和203的襯底電極即P阱101也連接到源線SL；NMOS管203的漏區即N+區105d會連接到位線BL。編程耦合結構205的P+區106b會連接到編程信號CL；擦除結構204的P+區106a會連接到擦除信號EL。和信號線相連的各電極都是由正面金屬層組成并通過接觸孔302和底部的摻雜區連接。

圖3中顯示了進行擦除時各電極所加信號的大小；擦除結構204的電容結構主要是由多晶硅浮柵1042a和位于其底部的P+區106a之間的第一N阱102組成的溝道區組成。由圖3可知，擦除時，柵選擇信號SG加5V，字線WL加5V，所以多晶硅浮柵1042兩側的NMOS管201和203都開啟；源線SL為0V，位線為0V，編程信號CL為0V，所以，在多晶硅浮柵1042兩側無橫向電場。

由于編程(PGM)之后在多晶硅浮柵1042中存在大量電子，存在負耦合偏壓，即NMOS管202處于截止狀態。編程信號CL為0V。圖3張，在擦除結構204中還存在用于收集擦除電子的N+區105e，N+區105e的頂部連接收集信號E1，擦除時，擦除信號EL以及收集信號都設為VEE，VEE為一能使多晶硅浮柵1042中的編程電子能通過FN隧穿進入到第一N阱102中的電壓。所以，EL上的電壓VEE會形成縱向電場使得多晶硅浮柵1042中的電子在延伸端1042a處通過FN隧穿方式隧穿到第一N阱102，再從通過收集信號E1端將電子收集并泄放。如圖4所示，是圖3中的擦除結構的剖面圖。圖3中的標記301所示的能帶圖顯示了FN隧穿的能帶結構。

現有MTP一直存在N+區105e對有源區(OD)的套準精度(overlay)的工藝余量(margin)不足問題，引起擦除(Erase)效率不夠，導致相關的MTP測試失效。

發明內容

本發明所要解決的技術問題是提供一種MTP器件，能提高器件的擦除效率，防止MTP擦除失敗以及由此而帶來的測試失效的問題。為此，本發明還提供一種MTP器件的制造方法。

為解決上述技術問題，本發明提供的MTP器件，其特征在于，包括：由第一NMOS管組成的選擇管，由第二NMOS管組成的存儲管，由第三NMOS管組成的字線管。

所述第一NMOS管、所述第二NMOS管和所述第三NMOS管都形成于P阱中，所述第一NMOS管的多晶硅柵連接柵選擇信號，所述第二NMOS管的多晶硅柵為多晶硅浮柵，所述第三NMOS的多晶硅柵連接字線。