[發明專利]MTP器件及其制造方法

有效

• 申請號: 201710960907.6
• 申請日: 2017-10-17
• 公開（公告）號: CN107799526B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 許貽梅
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11526
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種MTP器件，其特征在于，包括：由第一NMOS管組成的選擇管，由第二NMOS管組成的存儲管，由第三NMOS管組成的字線管；

所述第一NMOS管、所述第二NMOS管和所述第三NMOS管都形成于P阱中，所述第一NMOS管的多晶硅柵連接柵選擇信號，所述第二NMOS管的多晶硅柵為多晶硅浮柵，所述第三NMOS的多晶硅柵連接字線；

所述多晶硅浮柵位于所述第一NMOS管的多晶硅柵和所述第三NMOS的多晶硅柵的中間，所述第二NMOS管位于所述第一NMOS管和所述第三NMOS管的中間；

所述多晶硅浮柵沿所述第二NMOS管的溝道的寬度方向延伸到所述第二NMOS管的兩側，所述多晶硅浮柵的第一延伸端在所述第二NMOS管的第一側形成編程耦合結構，所述多晶硅浮柵的第二延伸端在所述第二NMOS管的第二側形成擦除結構；

所述擦除結構形成于第一N阱中，所述多晶硅浮柵的第二延伸端跨越由所述第一N阱組成的第一有源區；

所述擦除結構還包括第一P+區和第一N+區，所述第一P+區的注入區和所述第一N+區的注入區在沿和所述多晶硅浮柵的第二延伸端垂直的方向上跨越所述多晶硅浮柵；

所述第一P+區的注入區和所述第一N+區的注入區在沿和所述多晶硅浮柵的第二延伸端平行的方向上相互交疊；所述第一P+區的注入區和所述第一N+區的注入區的交疊區的大小根據所述第一N+區的注入區和所述第一有源區的套刻精度確定，保證在所述第一N+區的注入區和所述第一有源區的套刻偏差最大的條件下，注入后形成的所述第一N+區依然會和所述第一有源區形成能實現有效擦除的交疊結構。

2.如權利要求1所述的MTP器件，其特征在于：所述第一P+區的注入區位于和所述第一N+區的注入區形成的交疊區的另一側延伸到所述第一有源區的外側。

3.如權利要求1所述的MTP器件，其特征在于：所述第一N+區的注入區位于和所述第一P+區的注入區形成的交疊區的另一側延伸到所述第一有源區的外側。

4.如權利要求1所述的MTP器件，其特征在于：在所述第一N+區的注入區和所述第一有源區的套刻偏差最大的條件下，注入后形成的所述第一N+區依然會和所述第一有源區交疊且會在所述第一有源區中和所述第一P+區相接觸。

5.如權利要求1所述的MTP器件，其特征在于：所述第一P+區的注入區通過光刻工藝定義；所述第一N+區的注入區通過光刻工藝定義；

所述第一P+區的注入區和所述第一N+區的注入區的交疊區通過將所述第一N+區的注入區沿和所述多晶硅浮柵的第二延伸端平行的方向上向所述第一P+區的注入區的方向擴展形成，使所述第一P+區的注入區和所述第一N+區的注入區的交疊區位于所述第一有源區的中央偏向所述第一P+區的區域。

6.如權利要求1所述的MTP器件，其特征在于：所述編程耦合結構位于第二N阱中，所述多晶硅浮柵在所述第一延伸端處寬度擴大使所述第一延伸端的面積增加，以增加所述編程耦合結構的耦合電容；

在所述第一延伸端兩側形成有由第二P+區組成的源漏區，并在所述第一延伸端兩側的源漏區的頂端形成有編程電極。

7.如權利要求1所述的MTP器件，其特征在于：所述第一NMOS管的第一側形成有第二N+區，在所述第一NMOS管的第二側和所述第二NMOS管的第一側之間形成有第三N+區，在所述第二NMOS管的第二側和所述第三NMOS管的第一側之間形成有第四N+區，在所述第三NMOS管的第二側形成有第五N+區；

所述第二N+區作為所述第一NMOS管的源區并連接到源線；

所述第三N+區同時作為所述第一NMOS管的漏區和所述第二NMOS管的源區；

所述第四N+區同時作為所述第二NMOS管的漏區和所述第三NMOS管的源區；

所述第五N+區作為所述第三NMOS管的漏區并連接到位線。

8.如權利要求1所述的MTP器件，其特征在于：所述第一P+區和所述第一N+區在所述有源區外相接觸；在所述第一N+區的頂部連接到擦除電極，擦除信號從所述擦除電極加入到所述第一N+區并通過所述第一N+區和所述第一P+區之間形成的PN結連接到所述第一P+區。