[發明專利]芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法

有效

• 申請號: 201710952993.6
• 申請日: 2017-10-13
• 公開（公告）號: CN107622172B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 李輝;任海;賴偉;姚然;蔣夢軒;江澤申;康升揚;鄧吉利
• 申請（專利權）人: 重慶大學
• 主分類號: G06F30/23
• 分類號: G06F30/23;G06F30/3308;G06F119/08
• 代理公司: 北京同恒源知識產權代理有限公司 11275
• 代理人: 趙榮之

本發明涉及一種芯片?器件層級聯合的壓接式IGBT溫度場有限元建模方法，屬于大功率半導體器件設計仿真領域。該建模方法包括IGBT芯片層級建模，建立壓接式IGBT元胞TCAD模型，仿真獲取單個IGBT元胞通態壓降分布規律；IGBT器件層級建模，建立包含多區域的IGBT芯片等效模型，并設置不同區域熱源功率分配比例，建立壓接式IGBT器件溫度場有限元模型。本發明實現了壓接式IGBT芯片?器件層級多場域耦合仿真，通過芯片層級建模仿真提取建立計及熱源分布差異的芯片等效模型，提高了壓接式IGBT模塊溫度場有限元仿真結果的準確性，可以更準確地表征壓接式IGBT芯片與器件之間熱耦合作用關系。

技術領域

本發明屬于大功率半導體器件設計仿真領域，涉及一種芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法。

背景技術

與焊接式IGBT相比，壓接式IGBT具有雙面散熱、雜散電感小、失效短路等優點，更適用于柔性直流輸電裝備等高壓大功率場合。然而作為新型功率半導體器件，壓接式IGBT的可靠性還有待評估。為了深入分析壓接式IGBT的失效機理，指導模塊封裝優化設計，需要準確獲取IGBT結溫、殼溫等熱學參數。然而，壓接式IGBT內部結構復雜且工作時需要施加壓力，難以直接測量芯片結溫分布，而有限元法通過幾何建模和求解三維熱傳導偏微分方程，可以計算出IGBT模塊內部溫度分布規律，是開展壓接式IGBT模塊熱設計和可靠性評估的重要方法。因此，通過有限元建模仿真準確提取芯片結溫和結殼熱阻，對于開展壓接式IGBT器件熱學特性研究和可靠性分析具有重要現實意義。然而，現有方法在建立壓接式IGBT器件溫度場有限元模型時，都僅將芯片等效為熱源均勻分布的整體。但實際上，IGBT芯片終端區基本不會產生損耗，而元胞區各層摻雜濃度不同，電阻率最大可以相差10⁴倍，這就導致芯片內部實際損耗分布不均勻。常規建模方法往往忽略了芯片熱源分布的差異，割裂了芯片與器件之間的耦合影響關系，不能準確表征芯片與模塊其他結構之間的熱傳導關系，降低了仿真模型的準確度，導致仿真計算結果與實際相比存在偏差。

發明內容

有鑒于此，本發明的目的在于提供一種芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法，從而達到有效減小IGBT器件溫度分布仿真結果與實際結果的偏差，更準確地反映芯片與器件之間的熱耦合作用關系的目的。

為達到上述目的，本發明提供如下技術方案：

一種芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法，該建模方法包含壓接式IGBT芯片層級建模和器件層級建模；

具體包含如下步驟：

S1：建立壓接式IGBT元胞TCAD模型；

S2：仿真提取單個元胞額定通態壓降分布；

S3：建立IGBT芯片等效模型；

S4：將壓接式IGBT芯片進行分區處理，計算區域之間的熱源功率分配比例；

S5：設置IGBT芯片不同區域熱源功率分配比例；

S6：建立壓接式IGBT模塊溫度場有限元模型。

進一步，所述IGBT芯片采用NPT平面柵結構，終端結構為帶多場板與場環的平面結構。

進一步，所述IGBT芯片的結構包括有源區、終端區、柵極區，N^-基區和集電極區，所述有源區包括多個相互并聯元胞，每個元胞包括發射極，柵極和集電極；

所述IGBT芯片為三層式結構，所述有源區和所述終端區位于上層，所述終端區完全包圍所述有源區的四周，用于降低有源區邊緣電場強度以防止出現雪崩擊穿；所述柵極區是整個IGBT芯片的柵極引出端也設置于上層，與所述有源區和終端區相鄰；

所述N^-基區和集電極區分別位于中層和底層。