[發明專利]芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法

有效

• 申請號: 201710952993.6
• 申請日: 2017-10-13
• 公開（公告）號: CN107622172B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 李輝;任海;賴偉;姚然;蔣夢軒;江澤申;康升揚;鄧吉利
• 申請（專利權）人: 重慶大學
• 主分類號: G06F30/23
• 分類號: G06F30/23;G06F30/3308;G06F119/08
• 代理公司: 北京同恒源知識產權代理有限公司 11275
• 代理人: 趙榮之

1.一種芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法，其特征在于：該建模方法包含壓接式IGBT芯片層級建模和器件層級建模；具體包含如下步驟：

S1：建立壓接式IGBT元胞TCAD模型；

S2：基于IGBT芯片的結構，在同一電流等級仿真提取單個元胞額定通態壓降分布；所述IGBT芯片的結構包括有源區、終端區、柵極區，N^-基區和集電極區，所述有源區包括多個相互并聯元胞，每個元胞包括發射極，柵極和集電極；

S3：根據NPT IGBT通態等效模型建立IGBT芯片等效模型，包括有源區、PiN區、終端區和柵極區，所述PiN區由所述N^-基區和集電極區組成，所述有源區對應元胞通態模型中的等效MOS區；

S4：將壓接式IGBT芯片進行分區處理，計算區域之間的熱源功率分配比例；具體包括：

S41：將壓接式IGBT芯片分為有源區、PiN區、柵極區和終端區；

S42：將有源區通態壓降取元胞等效MOS區壓降，PiN區通態壓降取元胞N^-基區壓降與集電極-N^-基區結壓降之和；

S43：將有源區、PiN區額定通態壓降乘以芯片額定電流得到其額定通態損耗；

S44：取熱源功率分配比例為有源區、PiN區的額定通態損耗之比；

S5：設置IGBT芯片不同區域熱源功率分配比例；

S6：建立壓接式IGBT模塊溫度場有限元模型。

2.根據權利要求1所述的一種芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法，其特征在于：所述IGBT芯片采用NPT平面柵結構，終端結構為帶多場板與場環的平面結構。

3.根據權利要求2所述的一種芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法，其特征在于： 所述IGBT芯片為三層式結構，所述有源區和所述終端區位于上層，所述終端區完全包圍所述有源區的四周，用于降低有源區邊緣電場強度以防止出現雪崩擊穿；所述柵極區是整個IGBT芯片的柵極引出端也設置于上層，與所述有源區和終端區相鄰；

所述N^-基區和集電極區分別位于中層和底層。

4.根據權利要求3所述的一種芯片-器件層級聯合的壓接式IGBT溫度場有限元建模方法，其特征在于：所述有源區和集電極區的表面均沉積有鋁金屬層。