[發明專利]用于寫入路徑錯誤的高效數據恢復

有效

• 申請號: 201710950725.0
• 申請日: 2017-10-13
• 公開（公告）號: CN109669800B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: 蔡宇;張帆;李尚哲
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/04
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王朋飛;張晶

本發明公開了一種為閃速存儲器裝置提供的系統和方法，以在寫入路徑錯誤的情況下改進寫入性能并隱藏寫入路徑錯誤校正延遲。一些實施例可以提供即時奇偶校驗校正，以允許與具有錯誤的數據塊共享相同條帶的用戶數據在出錯的數據被校正之前被編程到閃速存儲器中。此外，選擇的停止可以允許在寫入路徑錯誤校正期間對不同的閃速存儲器芯片或平面中的一些獨立數據進行編程。

技術領域

本發明涉及一種用于閃速存儲器裝置的設備、方法和計算機可讀指令，以便在寫入路徑錯誤的情況下通過加速寫入性能和隱藏寫入路徑錯誤校正延遲來提供高效的數據恢復。

背景技術

發現諸如固態驅動器(SSD)的非易失性存儲器裝置正是消費性電子產品中的新應用。例如，它們正替代典型地包括快速旋轉盤(盤片)的硬盤驅動器(HDD)。有時被稱為“閃速存儲器”或“閃速存儲器裝置”(例如，NAND閃速存儲器裝置和NOR閃速存儲器裝置)的非易失性存儲器被用于介質存儲器、照相機、移動電話、移動電腦、筆記本電腦、USB閃存驅動器等。當電源關閉時，非易失性存儲器可以提供相對可靠、緊湊、成本效益高且易于存取的存儲數據的方法。

閃速存儲器控制器用于管理存儲在非易失性存儲器中的數據，并用作主機系統和非易失性存儲器之間的接口。從主機系統接收的數據可以存儲在緩沖器中，并且在將數據寫入閃速存儲器之前可以對數據執行簡單的錯誤檢測和校正。通常，閃速存儲器控制器內的寫入路徑可以提供對閃速存儲器進行編程的通道。然而，在某些情況下，寫入路徑可能容易出錯。當在從緩沖器接收到的數據塊的寫入路徑中檢測到錯誤時，閃速存儲器控制器通常停止對具有寫入路徑錯誤的數據塊之后發出的閃速存儲器的所有寫入操作。閃速存儲器控制器必須校正寫入路徑中的錯誤，重新發送校正的數據塊，然后才恢復對閃速存儲器的寫入操作。這在對閃速存儲器的寫入操作中可能引入不必要的延遲。

在一些情況下，奇偶校驗位數據可用于為寫入路徑提供錯誤檢測和校正。例如，可以通過對接收到的數據塊以及先前接收到的數據塊執行異或運算來計算奇偶校驗位數據。但是，一個數據塊中的錯誤可能導致奇偶校驗位數據計算的錯誤。因此，也可能需要校正奇偶校驗位數據，這在數據路徑中可能引入額外的延遲。

發明內容

本發明的實施例涉及一種用于閃速存儲器裝置的系統、方法和計算機可讀指令，以便在寫入路徑錯誤的情況下通過加速寫入性能和隱藏寫入路徑錯誤校正延遲來提供高效的數據恢復。一些實施例可以提供即時奇偶校驗校正，以允許與具有錯誤的數據塊共享相同條帶的用戶數據在出錯的數據被校正之前被編程到閃速存儲器中。此外，選擇的數據的停止可以允許在寫入路徑錯誤校正期間對不同的閃速存儲器芯片或平面中的一些獨立數據進行編程。

根據一些實施例，設備可以包括寫入路徑錯誤檢測器，其配置為檢測從一組數據塊接收的數據塊是否具有錯誤。該設備進一步可以包括奇偶校驗計算器，其配置為計算數據塊的奇偶校驗位數據。該設備進一步可以包括處理器，其配置為執行存儲在存儲器中的指令，其中存儲在存儲器中的指令使處理器對具有錯誤的數據塊執行錯誤校正。該設備還可以包括寫入路徑管理器。寫入路徑管理器可以配置為停止將具有錯誤的數據塊存儲到閃速存儲器緩沖器中，并且允許在對具有錯誤的數據塊進行錯誤校正期間將在具有錯誤的數據塊之后接收到的隨后的沒有錯誤的數據塊存儲到閃速存儲器緩沖器中。奇偶校驗計算器進一步可以配置為基于沒有錯誤的數據塊和錯誤已校正的數據塊來重新計算用于該組數據塊的奇偶校驗位數據。該設備可以是后端閃速存儲器控制器的一部分，其中后端閃速存儲器控制器可以是聯接到閃速存儲器和主機系統的閃速存儲器控制器的一部分。