[發(fā)明專利]用于寫入路徑錯誤的高效數(shù)據(jù)恢復

有效

• 申請?zhí)枺?/td>: 201710950725.0
• 申請日: 2017-10-13
• 公開（公告）號: CN109669800B
• 公開（公告）日: 2023-10-20
• 發(fā)明（設計）人: 蔡宇;張帆;李尚哲
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/04
• 代理公司: 北京路浩知識產(chǎn)權代理有限公司 11002
• 代理人: 王朋飛;張晶

1.一種設備，其包括：

寫入路徑錯誤檢測器，其配置為檢測從一組數(shù)據(jù)塊接收的數(shù)據(jù)塊是否具有錯誤；

奇偶校驗計算器，其配置為計算所述數(shù)據(jù)塊的奇偶校驗位數(shù)據(jù)；

處理器，其配置為執(zhí)行存儲在存儲器中的指令，其中存儲在所述存儲器中的所述指令使所述處理器對具有錯誤的數(shù)據(jù)塊執(zhí)行錯誤校正；以及

寫入路徑管理器，其配置為：

停止將所述具有錯誤的數(shù)據(jù)塊存儲在閃速存儲器緩沖器中；和

允許在對所述具有錯誤的數(shù)據(jù)塊進行錯誤校正期間將在所述具有錯誤的數(shù)據(jù)塊之后接收的隨后的沒有錯誤的數(shù)據(jù)塊存儲到所述閃速存儲器緩沖器中，

其中，所述奇偶校驗計算器進一步配置為基于所述沒有錯誤的數(shù)據(jù)塊和錯誤已校正的數(shù)據(jù)塊來重新計算所述一組數(shù)據(jù)塊的所述奇偶校驗位數(shù)據(jù)。

2.根據(jù)權利要求1所述的設備，其中，所述一組數(shù)據(jù)塊存儲在通信地聯(lián)接到所述設備的易失性存儲器中。

3.根據(jù)權利要求2所述的設備，其中，所述易失性存儲器從通信地聯(lián)接到所述易失性存儲器的主機系統(tǒng)接收所述一組數(shù)據(jù)塊，以存儲在聯(lián)接到所述設備的閃速存儲器中。

4.根據(jù)權利要求1所述的設備，其中，所述奇偶校驗計算器進一步包括配置為存儲所述奇偶校驗位數(shù)據(jù)的奇偶校驗緩沖器。

5.根據(jù)權利要求4所述的設備，其中，所述奇偶校驗計算器通過對所接收的數(shù)據(jù)塊和所述奇偶校驗緩沖器的內容執(zhí)行異或運算來計算所述數(shù)據(jù)塊的所述奇偶校驗位數(shù)據(jù)。

6.根據(jù)權利要求4所述的設備，其中，重新計算的奇偶校驗位數(shù)據(jù)存儲在所述奇偶校驗緩沖器中。

7.根據(jù)權利要求1所述的設備，其中，所述寫入路徑管理器進一步配置為允許將錯誤已校正的數(shù)據(jù)塊和重新計算的奇偶校驗位數(shù)據(jù)存儲到所述閃速存儲器緩沖器中。

8.根據(jù)權利要求1所述的設備，其中，所述設備通信地聯(lián)接到閃速存儲器，并且其中，存儲在所述存儲器中的所述指令進一步使得所述處理器發(fā)送存儲在所述閃速存儲器緩沖器中的錯誤已校正的數(shù)據(jù)塊、所述沒有錯誤的數(shù)據(jù)塊和重新計算的奇偶校驗位數(shù)據(jù)以對所述閃速存儲器進行編程。

9.根據(jù)權利要求1所述的設備，其中，所述閃速存儲器緩沖器和所述設備是后端閃速存儲器控制器的一部分。

10.一種方法，其包括：

通過聯(lián)接到閃速存儲器的閃速存儲器控制器從存儲在易失性存儲器中的第一組數(shù)據(jù)塊中一次接收一個數(shù)據(jù)塊，其中所述易失性存儲器存儲包括所述第一組數(shù)據(jù)塊和第二組數(shù)據(jù)塊的多組數(shù)據(jù)塊；

通過所述閃速存儲器控制器檢測所接收的數(shù)據(jù)塊中的一個數(shù)據(jù)塊的錯誤；

通過所述閃速存儲器控制器基于從所述第一組數(shù)據(jù)塊接收的一個或多個數(shù)據(jù)塊計算奇偶校驗位數(shù)據(jù)；

通過所述閃速存儲器控制器停止將具有錯誤的數(shù)據(jù)塊存儲在閃速存儲器緩沖器中；

通過所述閃速存儲器控制器對所述具有錯誤的數(shù)據(jù)塊進行錯誤校正；以及

在對所述具有錯誤的數(shù)據(jù)塊進行錯誤校正期間，通過所述閃速存儲器控制器將在所述具有錯誤的數(shù)據(jù)塊之后接收的隨后的沒有錯誤的數(shù)據(jù)塊存儲到所述閃速存儲器緩沖器中。

11.根據(jù)權利要求10所述的方法，所述方法進一步包括：

通過所述閃速存儲器控制器確定所述具有錯誤的數(shù)據(jù)塊中的所述錯誤已經(jīng)被校正；

通過所述閃速存儲器控制器并基于錯誤已校正的數(shù)據(jù)塊和所述沒有錯誤的數(shù)據(jù)塊重新計算所述第一組數(shù)據(jù)塊的所述奇偶校驗位數(shù)據(jù)；以及

通過所述閃速存儲器控制器將所述第一組數(shù)據(jù)塊的重新計算的奇偶校驗位數(shù)據(jù)和所述錯誤已校正的數(shù)據(jù)塊存儲在所述閃速存儲器緩沖器中。