[發(fā)明專利]一種制造溝槽MOSFET的方法有效
| 申請?zhí)枺?/td> | 201710942472.2 | 申請日: | 2017-10-11 |
| 公開(公告)號: | CN107871787B | 公開(公告)日: | 2021-10-12 |
| 發(fā)明(設(shè)計)人: | 蔡金勇;廖忠平 | 申請(專利權(quán))人: | 矽力杰半導(dǎo)體技術(shù)(杭州)有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 310012 浙江省杭州市*** | 國省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 制造 溝槽 mosfet 方法 | ||
公開了一種制造溝槽MOSFET的方法。包括:在半導(dǎo)體襯底上形成外延半導(dǎo)體層;在外延半導(dǎo)體層中形成從第一表面延伸至其內(nèi)部的溝槽;在溝槽的下部形成第一絕緣層和屏蔽導(dǎo)體;形成體區(qū)、源區(qū)以及漏極電極,其中,在形成第二絕緣層的步驟中,采用至少部分地填充所述溝槽的上部的硬掩模對第二絕緣層進(jìn)行圖案化。形成第二絕緣層的步驟包括:在溝槽的上部形成共形的第二絕緣層,第二絕緣層覆蓋溝槽的上部側(cè)壁和屏蔽導(dǎo)體的頂部;在溝槽的上部填充多晶硅層;采用多晶硅層作為硬掩模,刻蝕去除第二絕緣層位于溝槽的上部側(cè)壁上的部分;以及去除所述多晶硅層。本發(fā)明簡化現(xiàn)有技術(shù)中形成溝槽MOSFET的工藝步驟,從而降低生產(chǎn)成本。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù),更具體地,涉及一種制造溝槽MOSFET的方法。
背景技術(shù)
金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)作為功率半導(dǎo)體器件已經(jīng)得到了廣泛的應(yīng)用,例如在功率變換器中作為開關(guān)。
其中,屏蔽柵極溝槽MOSFET相對于傳統(tǒng)的MOSFET的優(yōu)勢在于,屏蔽電極減小了柵極-漏極電容,并提高了晶體管的截止電壓。柵極電極和屏蔽電極通過介電層而彼此絕緣,該介電層還稱作極間電介質(zhì)或IED。IED必須具有足夠的質(zhì)量和厚度來支持可能存在于屏蔽電極和柵極電極之前的電勢差。此外,屏蔽電極和IED層之間的接口處和IED層中的接口阱電荷和介電阱電荷與用于形成IED層的方法主要相關(guān)。
現(xiàn)有技術(shù)中,確保足夠強度和足夠可靠的高質(zhì)量IED以提供需要的電學(xué)特性,在形成柵極電極和屏蔽電極之間的IED層時,一般采用沉淀高密度等離子體氧化膜等方式。沉淀等離子氧化膜的方式工藝繁瑣,操作復(fù)雜,并且生產(chǎn)成本高。因此,需要一種用于形成屏蔽柵極溝槽MOSFET的方法來滿足對高質(zhì)量IED的需求,在降低生產(chǎn)成本的前提下,確保屏蔽柵極溝槽MOSFET的性能。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明的目的在于提供一種制造溝槽MOSFET的方法,簡化現(xiàn)有技術(shù)中形成溝槽MOSFET的工藝步驟,從而降低生產(chǎn)成本。
根據(jù)本發(fā)明提供一種制造溝槽MOSFET的方法,包括:在半導(dǎo)體襯底上形成具有第一摻雜類型的外延半導(dǎo)體層;在所述外延半導(dǎo)體層中形成從第一表面延伸至其內(nèi)部的溝槽;在所述溝槽的下部形成第一絕緣層和屏蔽導(dǎo)體,所述第一絕緣層位于所述溝槽的下部側(cè)壁和底部,且將所述屏蔽導(dǎo)體與所述外延半導(dǎo)體層隔開;在所述屏蔽導(dǎo)體的頂部形成第二絕緣層;形成體區(qū)、源區(qū)以及漏極電極;其中,在形成第二絕緣層的步驟中,采用至少部分地填充所述溝槽的上部的硬掩模對所述第二絕緣層進(jìn)行圖案化。
優(yōu)選地,其中,所述形成第二絕緣層的步驟包括:在所述溝槽的上部形成共形的第二絕緣層,所述第二絕緣層覆蓋所述溝槽的上部側(cè)壁和所述屏蔽導(dǎo)體的頂部;在所述溝槽的上部填充多晶硅層;采用所述多晶硅層作為所述硬掩模,刻蝕去除所述第二絕緣層位于所述溝槽的上部側(cè)壁上的部分;以及去除所述多晶硅層。
優(yōu)選地,其中,所述填充多晶硅層的步驟包括:沉積多晶硅層,所述多晶硅層包括位于所述溝槽內(nèi)的第一部分和位于所述第一表面上的第二部分;采用回刻蝕去除所述多晶硅層的第二部分,以暴露所述第二絕緣層的頂端。
優(yōu)選地,其中,還包括進(jìn)一步回刻蝕去除所述多晶硅層的第一部分中至少一部分。
優(yōu)選地,其中,所述回刻蝕為干法刻蝕。
優(yōu)選地,其中,所述第一絕緣層為采用熱氧化或低壓化學(xué)氣相沉積形成的氧化層。
優(yōu)選地,其中,所述第二絕緣層為采用低壓化學(xué)氣相沉積或等離子體增強化學(xué)氣相沉積形成的氧化層。
優(yōu)選地,其中,所述柵介質(zhì)層為采用熱氧化形成的氧化層。
優(yōu)選地,其中,所述屏蔽導(dǎo)體和所述柵極導(dǎo)體分別為采用低壓化學(xué)氣相沉積形成的多晶硅層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于矽力杰半導(dǎo)體技術(shù)(杭州)有限公司,未經(jīng)矽力杰半導(dǎo)體技術(shù)(杭州)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710942472.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L29-00 專門適用于整流、放大、振蕩或切換,并具有至少一個電位躍變勢壘或表面勢壘的半導(dǎo)體器件;具有至少一個電位躍變勢壘或表面勢壘,例如PN結(jié)耗盡層或載流子集結(jié)層的電容器或電阻器;半導(dǎo)體本體或其電極的零部件
H01L29-02 .按其半導(dǎo)體本體的特征區(qū)分的
H01L29-40 .按其電極特征區(qū)分的
H01L29-66 .按半導(dǎo)體器件的類型區(qū)分的
H01L29-68 ..只能通過對一個不通有待整流、放大或切換的電流的電極供給電流或施加電位方可進(jìn)行控制的
H01L29-82 ..通過施加于器件的磁場變化可控的





