[發明專利]一種制造溝槽MOSFET的方法

有效

• 申請號: 201710942472.2
• 申請日: 2017-10-11
• 公開（公告）號: CN107871787B
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 蔡金勇;廖忠平
• 申請（專利權）人: 矽力杰半導體技術(杭州)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種制造溝槽MOSFET的方法，包括：

在半導體襯底上形成具有第一摻雜類型的外延半導體層；

在所述外延半導體層中形成從第一表面延伸至其內部的溝槽；

在所述溝槽的下部形成第一絕緣層和屏蔽導體，所述第一絕緣層位于所述溝槽的下部側壁和底部，且將所述屏蔽導體與所述外延半導體層隔開；

在所述屏蔽導體的頂部形成第二絕緣層；

在所述溝槽的上部形成柵介質層和柵極導體，所述柵介質層位于所述溝槽的上部側壁，且將所述柵極導體與所述外延半導體層隔開；

形成體區、源區以及漏極電極；

其中，在形成第二絕緣層的步驟中，采用至少部分地填充所述溝槽的上部的硬掩模對所述第二絕緣層進行圖案化，

其中，形成第二絕緣層的步驟包括：

在所述溝槽的上部形成共形的所述第二絕緣層，所述第二絕緣層覆蓋所述溝槽的上部側壁和所述屏蔽導體的頂部；

在所述溝槽的上部填充犧牲層；

采用所述犧牲層作為所述硬掩模，刻蝕去除所述第二絕緣層位于所述溝槽的上部側壁上的部分,使得屏蔽導體以及犧牲層之間的第二絕緣層保留；以及

去除所述犧牲層，

其中，所述第二絕緣層為采用低壓化學氣相沉積或等離子體增強化學氣相沉積形成的氧化層。

2.根據權利要求1所述的方法，其中，所述犧牲層被設置為多晶硅層。

3.根據權利要求1所述的方法，其中，所述填充所述犧牲層的步驟包括：

沉積多晶硅層，所述多晶硅層包括位于所述溝槽內的第一部分和位于所述第一表面上的第二部分；

采用回刻蝕去除所述多晶硅層的第二部分，以暴露所述第二絕緣層的頂端。

4.根據權利要求3所述的方法，其中，還包括進一步回刻蝕去除所述多晶硅層的第一部分中至少一部分。

5.根據權利要求3所述的方法，其中，所述回刻蝕為干法刻蝕。

6.根據權利要求1所述的方法，其中，所述第一絕緣層為采用熱氧化或低壓化學氣相沉積形成的氧化層。

7.根據權利要求1所述的方法，其中，所述柵介質層為采用熱氧化形成的氧化層。

8.根據權利要求1所述的方法，其中，所述屏蔽導體和所述柵極導體分別為采用低壓化學氣相沉積形成的多晶硅層。

9.根據權利要求1所述的方法，其中

所述體區在所述外延半導體層鄰近所述溝槽的上部區域中形成，為第二摻雜類型，其中所述第二摻雜類型與所述第一摻雜類型相反；

所述源區在所述體區中形成，為所述第一摻雜類型；

所述漏極電極在所述半導體襯底的第二表面形成，所述第二表面與所述第一表面彼此相對。

10.根據權利要求9所述的方法，在形成所述源區之后，還包括：

在所述源區上方形成層間介質層；

在層間介質層上方形成源極電極。

11.根據權利要求10所述的方法，還包括：

在所述體區中形成第二摻雜類型的體接觸區；

穿透所述層間介質層以及源區到達所述體接觸區的導電通道，所述源極電極經由所述導電通道連接至所述體接觸區。

12.根據權利要求9至11中任一項所述的方法，其中，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中另一個。