[發明專利]基于分數低階協方差譜頻譜感知算法的FPGA實現

在審

• 申請號: 201710941901.4
• 申請日: 2017-10-11
• 公開（公告）號: CN107592124A
• 公開（公告）日: 2018-01-16
• 發明（設計）人: 朱曉梅;包亞萍;吳體昊
• 申請（專利權）人: 南京工業大學
• 主分類號: H04B1/16
• 分類號: H04B1/16;H04B17/00;H04B17/20
• 代理公司: 南京業騰知識產權代理事務所(特殊普通合伙)32321
• 代理人: 董存壁

技術領域

本發明屬于無線通信技術領域，涉及基于分數低階協方差譜頻譜感知算法的FPGA實現。

背景技術

長期以來，傳統的頻譜管理與劃分采用靜態頻譜分配方式，導致無線頻譜利用率低下，同時研究發現，即使是那些被授權了的頻段，平均利用率也僅有15％～85％。為了解決頻譜資源匱乏的問題，認知無線(cognitive Radio,CR)的概念被提出,核心觀點就是在不影響主用戶工作的前提下，對空閑頻段進行重復利用，提高無線頻譜的利用率。

頻譜感知是認知無線電系統中最為關鍵的環節，它能夠對周圍無線電環境進行動態地頻譜檢測，尋找可以利用的頻譜資源，從而提高利用率。此外，在頻譜感知技術中，當前所誕生的大多數成果是在隨機噪聲服從高斯分布的假設下取得的，但在實際認知通信系統中，隨機噪聲大多為非高斯噪聲，這種噪聲往往比高斯噪聲具有更加顯著的尖峰脈沖特性和拖尾特性。

目前關于頻譜感知的研究基本上是理論與仿真，在實物平臺上的驗證和實現并不多見。因此研制寬頻帶、小型化、便利型、可移植性的頻譜感知終端系統成為目前開發熱點。FPGA無論是在資源上還是速度上都具有強大的優勢。

發明內容

本發明的目的在于提供基于分數低階協方差譜頻譜感知算法的FPGA實現，解決了傳統的頻譜管理與劃分采用靜態頻譜分配方式，導致無線頻譜利用率低下的問題。

本發明所采用的技術方案是按照以下步驟進行：

步驟1：基于FPGA頻譜感知系統設計；

系統分為三個部分：信號源模塊、信號處理模塊和顯示模塊；

其中信號源模塊利用FPGA產生射頻接收機所接收的信號，作為主用戶信號,FPGA產生射頻接收機所接收的信號由添加了α穩態分布隨機噪聲的QPSK信號構成；

信號處理模塊完成頻譜感知算法，實現對分數低階協方差譜估計；

顯示模塊能夠更好地觀察分數低階協方差譜感知算法的效果，讓用戶有一個良好的視覺體驗。

進一步，步驟1中FPGA信號生成方法：

采用全數字調制生成QPSK信號，輸入的隨機二進制數字碼序列經過數據的預處理單元完成信號的信道編碼，串并轉換后生成兩路信號，N倍內插后經過成形濾波器輸出成形序列，這個序列再經過多級內插把采樣速率提高到后面的復數乘法器的工作頻率上，調制所得到的QPSK信號帶寬是輸入序列帶寬的一半；隨機二進制數字碼序列是調制系統的輸入序列，利用matlab產生，將其數據存儲到FPGA的ROM里面，對ROM的地址進行不斷遞增；下式為MATLAB產生為隨機序列的函數，M,N為數據的大小，B為進制數，然后將數據寫到一個COE文件當中，用于初始化ROM：Bi＝randint(M,N,B)

將原始信號串并轉換成兩路碼元信號，同時將其雙極化，輸出雙極性信號，對原始信號進行內插，內插值為零，內插速率為N＝F_S/F_C，內插電路使用模為N的計數器對兩路信號進行采樣，在采樣時刻結果為采樣值，在非采樣時刻結果為零；成形濾波、載波調制和QPSK信號生成使用System Generator工具完成，其中fir1和fir2是滾降系數為0.8的升余弦滾降濾波器，經過濾波的信號分別與載波頻率為25MHZ的正余弦信號相乘后相加，得到QPSK信號；

產生α穩態分布隨機噪聲，利用matlab產生α＝1的隨機噪聲序列，將其寫進COE文件中，配置相應的ROM模塊，ROM模塊接口中clka為輸入時鐘引腳，系統時鐘100MHz，addra為輸入地址總線，16位寬度，共65536個數據，douta為輸出噪聲數據，16位符號整數；產生存儲QPSK信號和噪聲的ROM模塊，然后以頻率100MHZ進行采樣，將兩路數據符合相加運算。

進一步，步驟1信號處理模塊中，信號x(n)為前端射頻接收機所接收的信號，首先取信號x(n)的符號得到信號u(n)，做快速傅里葉變換、進行取模操作得到分數低階協方差譜S(w)；FFT模塊和取模操作利用System Generator工具生成IP核，對其調用實現，其中data in為輸入的u(n)，cmult模塊實現對輸入進行0.9倍放縮，通過FFT得到分數低階協方差譜，data out為輸出譜，flag為每進行一次FFT后的輸出標志位，作為頻譜顯示的開始標志。