[發明專利]用于硅通孔的電測試的改進系統以及對應的制造工藝

有效

• 申請號: 201710931764.6
• 申請日: 2013-04-02
• 公開（公告）號: CN107845623B
• 公開（公告）日: 2021-09-28
• 發明（設計）人: A·帕加尼
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66;H01L21/74;H01L21/768
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種半導體結構，包括：

具有第一導電類型的襯底；

第一溝槽，形成在所述襯底中并且具有溝槽壁和溝槽底部；

第一絕緣體，具有設置在所述溝槽壁之上的壁層并且具有設置在所述溝槽底部上并從所述壁層向內延伸的底層；

第一開口，形成在設置在所述溝槽底部上的所述底層中，所述第一開口小于所述溝槽底部；

具有第二導電類型的第一區域，設置在所述襯底中并與所述第一開口對齊，所述第一區域的寬度大于所述第一開口的寬度并且小于在針對所述第一絕緣體的所述壁層的相對的內邊緣之間延伸的寬度，其中所述第一區域與所述襯底形成二極管；以及

第一導體，設置在所述溝槽中并在所述第一絕緣體之上并且通過所述第一開口與所述第一區域接觸。

2.根據權利要求1所述的半導體結構，其中：

所述第一導電類型是P型；并且

所述第二導電類型是N型。

3.根據權利要求1所述的半導體結構，其中所述第一開口近似圓形。

4.根據權利要求1所述的半導體結構，其中所述第一區域近似圓形，所述第一區域的寬度定義小于在針對所述第一絕緣體的所述壁層的內邊緣之間延伸的寬度的直徑。

5.根據權利要求1所述的半導體結構，進一步包括：

第一接觸，設置在所述襯底之上并且耦合到所述導體；以及

第二接觸，設置在所述襯底之上并且耦合到所述襯底。

6.根據權利要求1所述的半導體結構，進一步包括：

設置在所述襯底之上的第一接觸；

將所述第一接觸耦合到所述導體的第一電路；

設置在所述襯底之上的第二接觸；以及

將所述第二接觸耦合到所述襯底的第二電路。

7.根據權利要求1所述的半導體結構，進一步包括：

第二開口，形成在設置在所述溝槽底部上的所述底層中，所述第二開口小于所述溝槽底部；

具有所述第二導電類型的第二區域，設置在所述襯底中并與所述第二開口對齊，所述第二區域的寬度大于所述第二開口的寬度但小于在針對所述第一絕緣體的所述壁層的內邊緣之間延伸的寬度；以及

其中所述導體通過所述第二開口與所述第二區域接觸。

8.根據權利要求1所述的半導體結構，進一步包括：

第二溝槽，形成在所述襯底中并且具有溝槽壁和溝槽底部；

第二絕緣體，具有設置在所述溝槽壁之上的壁層并且具有設置在所述第二溝槽的溝槽底部上并從所述壁層向內延伸的底層；

第二開口，形成在設置在所述第二溝槽的溝槽底部上的所述底層中，所述第二開口小于所述第二溝槽的溝槽底部；

具有所述第二導電類型的第二區域，設置在所述襯底中并與所述第二開口對齊，所述第二區域的寬度大于所述第二開口的寬度并且小于在針對所述第二絕緣體的所述壁層的內邊緣之間延伸的寬度；以及

第二導體，設置在所述溝槽中并在所述第二絕緣體之上并且通過所述第二開口與所述第二區域接觸。

9.根據權利要求1所述的半導體結構，其中所述溝槽壁垂直于所述溝槽底部。

10.根據權利要求5所述的半導體結構，進一步包括電路系統，所述電路系統耦合至所述第一接觸和所述第二接觸并且被配置為：

生成在所述襯底、由所述襯底和所述第一區域形成的所述二極管和所述導體的串聯組合兩端的電壓；以及

分析流過所述二極管和所述導體的電流。

11.根據權利要求1所述的半導體結構，其中所述第一區域的寬度設置所述二極管的反向飽和電流，所述反向飽和電流比待檢測的缺陷所引起的漏電流降低至少一個量級。