[發明專利]具有減少諧波的瞬態電壓抑制二極管及其制造和使用方法

有效

• 申請號: 201710930501.3
• 申請日: 2017-10-09
• 公開（公告）號: CN107919322B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: M.戈爾班扎德;J.克拉克;W.A.拉塞爾
• 申請（專利權）人: 商升特公司
• 主分類號: H01L21/822
• 分類號: H01L21/822;H01L27/06
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 陳嵐

1.一種制造半導體器件的方法，包括：

提供半導體管芯；

在所述半導體管芯中形成瞬態電壓抑制結構；

通過如下步驟在所述半導體管芯上形成電容器(44)：在所述半導體管芯上方形成鈍化層（30），在所述鈍化層上方形成包括所述電容器的第一端子的第一導電層(36)，僅在所述第一導電層的第一部分上直接形成電介質層(40)，以及直接在所述電介質層上形成第二導電層(42)以作為所述電容器的第二端子，其中所述第二導電層通過所述電介質層與所述第一導電層物理隔離；

在所述電容器上方形成與所述鈍化層、第一導電層、電介質層和第二導電層物理接觸的絕緣層(50)；

形成穿過所述絕緣層到與所述電容器的所述第一端子電隔離的所述第一導電層的第二部分的第一導電通孔(52A)；

形成穿過所述絕緣層到所述第二導電層的第二導電通孔(52B)；

形成穿過所述絕緣層到與所述電容器的所述第一端子電連接的所述第一導電層的第三部分的第三導電通孔(52C)；

在所述絕緣層上方形成第三導電層（60），所述第三導電層的一部分（60A）將所述第一導電通孔電耦合到所述第二導電通孔；以及

形成半導體封裝，其中所述瞬態電壓抑制結構和電容器并聯耦接在所述半導體封裝的第一端子和第二端子之間。

2.如權利要求1所述的方法，其中，所述第一導電層包括鋁，并且所述第二導電層包括氮化鈦。

3.如權利要求1所述的方法，還包括形成包括快速恢復特性的所述瞬態電壓抑制結構。

4.如權利要求1所述的方法，還包括形成包括多個瞬態電壓抑制結構的所述半導體封裝。

5.一種制造半導體器件的方法，包括：

提供半導體管芯，所述半導體管芯包括在所述半導體管芯中形成的瞬態電壓抑制結構；

通過如下步驟在所述半導體管芯上形成電容器：在所述半導體管芯上方形成鈍化層（30），在所述鈍化層上方形成包括所述電容器的第一端子的第一導電層(36)，僅在所述第一導電層的第一部分上直接形成電介質層(40)，以及直接在所述電介質層上形成第二導電層(42)以作為所述電容器的第二端子，其中所述第二導電層通過所述電介質層與所述第一導電層物理隔離，其中所述電容器的電容大于所述瞬態電壓抑制結構的結電容；

在所述電容器上方形成與所述鈍化層、第一導電層、電介質層和第二導電層物理接觸的絕緣層(50)；

形成穿過所述絕緣層到與所述電容器的所述第一端子電隔離的所述第一導電層的第二部分的第一導電通孔(52A)；

形成穿過所述絕緣層到所述第二導電層的第二導電通孔(52B)；

形成穿過所述絕緣層到與所述電容器的所述第一端子電連接的所述第一導電層的第三部分的第三導電通孔(52C)；

在所述絕緣層上方形成第三導電層（60），所述第三導電層有一部分（60A）將所述第一導電通孔電耦合到所述第二導電通孔；以及

形成半導體封裝（130），其中所述瞬態電壓抑制結構和電容器并聯耦接。