[發明專利]半導體裝置的形成方法有效
| 申請號: | 201710911760.1 | 申請日: | 2017-09-29 |
| 公開(公告)號: | CN109581817B | 公開(公告)日: | 2021-07-06 |
| 發明(設計)人: | 張峰溢;李甫哲;陳界得 | 申請(專利權)人: | 聯華電子股份有限公司;福建省晉華集成電路有限公司 |
| 主分類號: | G03F7/20 | 分類號: | G03F7/20;H01L21/027;H01L21/033 |
| 代理公司: | 北京市柳沈律師事務所 11105 | 代理人: | 陳小雯 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 形成 方法 | ||
1.一種半導體裝置的形成方法,其特征在于,包含:
在一個基底上形成一個材料層,該基底包含一第一區域與一第二區域;
經由一個第一光掩模在該材料層上形成一個第一光致抗蝕劑結構,該第一光致抗蝕劑結構包含多個平行地沿著一第一方向延伸的第一開口以及多個平行地沿著該第一方向延伸的第二實體圖案,其中該些第一開口形成在該第一區域內,該些第二實體圖案位于該第二區域內;
經由一個第二光掩模在該材料層上形成一個第二光致抗蝕劑結構,該第二光致抗蝕劑結構包含多個平行地沿著一第二方向延伸的第二開口以及多個平行地沿著該第二方向延伸的第三實體圖案,其中該些第二開口形成在該第一區域內,該些第三實體圖案位于該第二區域內,該第二光致抗蝕劑結構的該些第二開口橫跨該第一光致抗蝕劑結構的該些第一開口,以形成多個重疊區,且該第二光致抗蝕劑結構的各該第三實體圖案與該第一光致抗蝕劑結構的各該第二實體圖案并不互相重疊;
經由一個第三光掩模在該材料層上形成一個第三光致抗蝕劑結構,該第三光致抗蝕劑結構包含多個呈矩陣排列的第一實體圖案以及多個第四實體圖案,其中,該些第一實體圖案都形成在該第一區域內,各該第一實體圖案分別重疊各該重疊區,且各該第四實體圖案分別部分重疊該第二光致抗蝕劑結構的各該第三實體圖案以及該第一光致抗蝕劑結構的各該第二實體圖案;以及
將該第一光致抗蝕劑結構的該些第一開口和該些第二實體圖案、該第二光致抗蝕劑結構的該些第二開口和該些第三實體圖案、以及該第三光致抗蝕劑結構的該些第一實體圖案和該些第四實體圖案轉移至該材料層上,以形成多個呈矩陣排列的材料圖案。
2.依據權利要求1所述的半導體裝置的形成方法,其特征在于,該第二光致抗蝕劑結構的該些第二開口垂直該第一光致抗蝕劑結構的該些第一開口。
3.依據權利要求1所述的半導體裝置的形成方法,其特征在于,該第三光致抗蝕劑結構、該第二光致抗蝕劑結構與該第一光致抗蝕劑結構是依序形成在該材料層上。
4.依據權利要求1所述的半導體裝置的形成方法,其特征在于,該第一光致抗蝕劑結構、該第二光致抗蝕劑結構與該第三光致抗蝕劑結構是依序形成在該材料層上。
5.依據權利要求1所述的半導體裝置的形成方法,其特征在于,還包含:
進行一修剪制作工藝,蝕刻各該材料圖案。
6.依據權利要求1所述的半導體裝置的形成方法,其特征在于,該材料層包含一硬掩模層。
7.依據權利要求6所述的半導體裝置的形成方法,其特征在于,還包含:
在該基底上形成一介電層;
在該介電層內形成多個插塞;
在該介電層以及該些插塞上形成一導電層;以及
利用該些材料圖案作為一掩模,圖案化該導電層。
8.依據權利要求1所述的半導體裝置的形成方法,其特征在于,該材料層包含一導電層。
9.依據權利要求8所述的半導體裝置的形成方法,其特征在于,還包含:
在該基底上形成一介電層;以及
在該介電層內形成多個插塞,該導電層是形成在該些插塞以及該介電層上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯華電子股份有限公司;福建省晉華集成電路有限公司,未經聯華電子股份有限公司;福建省晉華集成電路有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710911760.1/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種離線光刻方法及系統
- 下一篇:清潔方法





