[發明專利]一種高電源抑制比基準源電路

有效

• 申請號: 201710904741.6
• 申請日: 2017-09-29
• 公開（公告）號: CN107688365B
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 孫剛;張翼;邵珠雷
• 申請（專利權）人: 許昌學院
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳眾邦專利代理有限公司 44545
• 代理人: 崔亞軍

本發明提供了一種高電源抑制比基準源電路，其包括偏置電路模塊，基準發生電路模塊及修正調節電路模塊；偏置電路模塊為基準發生電路模塊提供偏置電流，保證基準發生電路模塊的穩定工作；基準發生電路模塊產生并輸出高電源抑制比的基準電壓；修正調節電路模塊將修正調節參數輸入電路，以進一步保證輸出基準電壓的精準及穩定；本發明電路采用全MOS結構，并設置了兩條反饋回路，有效增加了電路的反饋增益及電源抑制比，在基準源電路的輸出端，本發明設置了由MOS管連接構成的低通濾波器，在提高電源抑制比的同時，又有效減小了電路的功耗。

技術領域

本發明涉及基準源電路系統的設計，尤其涉及的是，一種高電源抑制比基準源電路的設計。

背景技術

高頻開關及高速數字電路在工作中會產生大量的電路噪聲。在電路噪聲的影響下，基準源電路在輸出端會產生高頻電源紋波，造成較低的電源抑制比，并最終影響整個電路系統的正常工作。目前消除電源輸出紋波的電路設計方案存在占用芯片面積大及增加系統功耗等問題。針對以上問題，本發明提出了一種非傳統帶隙結構的具有高電源抑制比的基準源電路。

發明內容

本發明所要解決的技術問題是提供一種高電源抑制比基準源電路。

本發明的技術方案如下：一種高電源抑制比基準源電路包括偏置電路模塊，基準發生電路模塊及修正調節電路模塊。偏置電路模塊為基準發生電路模塊提供偏置電流，保證基準發生電路模塊的正常穩定工作。基準發生電路模塊產生并輸出高電源抑制比的基準電壓。修正調節電路模塊將修正調節參數輸入電路，以進一步保證輸出基準電壓的精準及穩定。

一種高電源抑制比基準源電路中，偏置電路模塊包括，1號至9號MOS管，1號電容。其中3號MOS管及4號MOS管工作于亞閾值區，并以復合晶體管的形式產生PTAT電壓。PTAT電壓在偏置電路模塊中進一步被轉化為偏置電流，用于偏置基準發生電路模塊。1號電容為補償電容，設置于6號MOS管高阻抗節點與電源Vdd之間，構成了偏置電路模塊的第一條反饋回路，以保證偏置電路模塊的正常穩定工作。1號MOS管及2號MOS管連接構成了偏置電路模塊的第二條反饋回路。該反饋回路通過調節7號MOS管的柵極電壓，最小化6號MOS管漏極節點與8號MOS管漏極節點的電壓差，而無需像傳統偏置電路一樣，通過7號MOS管連接二極管來實現，在進一步保證偏置電路模塊穩定工作的同時，有效減小了功耗及電路體積。本發明在偏置電路模塊中設置了兩條反饋回路，明顯增加了偏置電路模塊的電路反饋增益，有效提高了基準源電路的電源抑制比。

偏置電路模塊中，1號MOS管的源極連接電源，1號MOS管的柵極連接1號電容的下端，1號MOS管的漏極連接2號MOS管的漏極。2號MOS管的柵極連接5號MOS管的柵極，2號MOS管的源極接地。1號電容的上端連接電源，1號電容的下端連接6號MOS管的漏極。3號MOS管的源極連接電源，3號MOS管的柵極連接4號MOS管的柵極，3號MOS管的漏極連接4號MOS管的源極。4號MOS管的柵極連接4號MOS管的漏極，4號MOS管的漏極連接5號MOS管的漏極。5號MOS管的柵極連接2號MOS管的漏極，5號MOS管的源極接地。6號MOS管的源極連接3號MOS管的漏極，6號MOS管的柵極連接8號MOS管的柵極，6號MOS管的漏極連接7號MOS管的漏極。7號MOS管的柵極連接5號MOS管的柵極，7號MOS管的源極接地。8號MOS管的源極連接電源，8號MOS管的柵極連接8號MOS管的漏極，8號MOS管的漏極連接9號MOS管的漏極。9號MOS管的柵極連接7號MOS管的柵極，9號MOS管的源極接地。