[發明專利]一種高電源抑制比基準源電路

有效

• 申請號: 201710904741.6
• 申請日: 2017-09-29
• 公開（公告）號: CN107688365B
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 孫剛;張翼;邵珠雷
• 申請（專利權）人: 許昌學院
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳眾邦專利代理有限公司 44545
• 代理人: 崔亞軍

1.一種高電源抑制比基準源電路，其特征在于，其包括偏置電路模塊，基準發生電路模塊及修正調節電路模塊；

偏置電路模塊為基準發生電路模塊提供偏置電流；

基準發生電路模塊產生并輸出高電源抑制比的基準電壓；

修正調節電路模塊將修正調節參數輸入基準源電路；

偏置電路模塊包括，MOS管M1至M9，電容C1；

MOS管M1的源極連接電源Vdd，MOS管M1的柵極連接電容C1的下端，MOS管M1的漏極連接MOS管M2的漏極；MOS管M2的柵極連接MOS管M5的柵極，MOS管M2的源極接地；電容C1的上端連接電源Vdd，電容C1的下端連接MOS管M6的漏極；MOS管M3的源極連接電源Vdd，MOS管M3的柵極連接MOS管M4的柵極，MOS管M3的漏極連接MOS管M4的源極；MOS管M4的柵極連接MOS管M4的漏極，MOS管M4的漏極連接MOS管M5的漏極；MOS管M5的柵極連接MOS管M2的漏極，MOS管M5的源極接地；MOS管M6的源極連接MOS管M3的漏極，MOS管M6的柵極連接MOS管M8的柵極，MOS管M6的漏極連接MOS管M7的漏極；MOS管M7的柵極連接MOS管M5的柵極，MOS管M7的源極接地；MOS管M8的源極連接電源Vdd，MOS管M8的柵極連接MOS管M8的漏極，MOS管M8的漏極連接MOS管M9的漏極；MOS管M9的柵極連接MOS管M7的柵極，MOS管M9的源極接地；

基準發生電路模塊包括，MOS管M10至M18，基準電壓輸出端口Vref；

MOS管M10的漏極連接電源Vdd，MOS管M10的柵極連接MOS管M11的漏極，MOS管M10的源極連接MOS管M9的柵極；MOS管M11的源極連接電源，MOS管M11的柵極連接MOS管M11的漏極，MOS管M11的漏極連接MOS管M12的漏極；MOS管M12的柵極連接MOS管M16的源極，MOS管M12的源極接地；MOS管M13的源極連接電源Vdd，MOS管M13的柵極連接MOS管M15的柵極，MOS管M13的漏極連接MOS管M14的漏極；MOS管M14的柵極連接MOS管M10的源極，MOS管M14的源極接地；MOS管M15的源極連接電源Vdd，MOS管M15的柵極連接MOS管M13的漏極，MOS管M15的漏極連接MOS管M16的源極；MOS管M16的柵極接地，MOS管M16的漏極接地；MOS管M17的源極連接MOS管M16的源極，MOS管M17的柵極連接MOS管M17的源極，MOS管M17的漏極連接MOS管M18的柵極；MOS管M18的源極接地，MOS管M18的柵極連接基準電壓輸出端口Vref，MOS管M18的漏極接地；

MOS管M3及MOS管M4工作于亞閾值區，并以復合晶體管的形式產生PTAT電壓；

電容C1為補償電容，設置于MOS管M6高阻抗節點與電源Vdd之間，構成了偏置電路模塊的第一條反饋回路；

MOS管M1及MOS管M2連接構成了偏置電路模塊的第二條反饋回路。