[發明專利]多通道串行總線高速數據采集處理系統及方法

有效

• 申請號: 201710904252.0
• 申請日: 2017-09-29
• 公開（公告）號: CN107844447B
• 公開（公告）日: 2019-06-28
• 發明（設計）人: 張智勇;郭申;李德潤;閻哲
• 申請（專利權）人: 北京計算機技術及應用研究所
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 王雪芬

本發明涉及一種多通道串行總線高速數據采集處理系統及方法，涉及數據處理技術領域。本發明提出了一種基于微型CPU加FPGA和多種類串行收發器的高速串行通訊采集處理并存儲的方案，能夠滿足電子系統在串行總線高速通訊時數據異常后問題排查分析和串行總線通訊監聽存儲的需求。

技術領域

本發明涉及數據處理技術領域，具體涉及一種多通道串行總線高速數據采集處理系統及方法。

背景技術

多種類的總線通訊在當今時代被廣泛應用，而近年來，在工業和航空航天、汽車領域對通訊總線有了更多需求，尤其是對于總線的可靠性，穩定性有極高的要求。而傳統的串行通訊都采用總線方式傳輸，用校驗方式，故障出現時部分總線癱瘓，部分總線丟包，部分總線會錯誤重發，故障比較隱蔽，所有串行數據采集設備可以用于發現總線連接的設備是否出現問題，在發生問題時，無法直觀復現故障當時的實際狀況。

發明內容

(一)要解決的技術問題

本發明要解決的技術問題是：如何設計一種多通道串行總線高速數據采集處理系統及方法，用來滿足電子系統在串行總線高速通訊時數據異常后問題排查分析和串行總線通訊監聽存儲的需求。

(二)技術方案

為了解決上述技術問題，本發明提供了一種多通道串行總線高速數據采集處理系統，包括ARM處理器、FPGA芯片、SATA存儲設備、時間信息獲取模塊及多個串行總線收發器；

所述時間信息獲取模塊用于將GPS信號及秒脈沖發送至FPGA芯片；

所述FPGA芯片中包含與串行總線收發器一一對應的串行總線控制器；所述FPGA芯片用于通過各串行總線控制器控制對應的串行總線收發器，對各串行總線收發器進行監聽操作，得到串行總線數據；并通過IP軟核從時間信息獲取模塊接收GPS信號，從中提取時間信息，并且用時間信息獲取模塊所輸出的秒脈沖細分時間，使得時間精確度不小于0.01ms，并將細分后的時間存入寄存器內；然后將串行總線數據，和時間信息組合成為FPGA芯片的帶時間戳的內部幀格式后放入緩沖器中等待ARM處理器進行讀取；

所述ARM處理器用于讀取FPGA芯片內緩沖器中的數據幀后，將數據幀加上ARM設備碼，存入SATA存儲設備中。

優選地，所述時間信息獲取模塊為GPS或北斗2信號接收模塊。

優選地，所述多個串行總線收發器包括4路1553B雙冗余控制器和4路CAN2.0控制器。

優選地，所述緩沖器為BAR空間，所述ARM處理器通過PCIE訪問FPGA芯片內的BAR空間，將數據幀順序讀出，緩沖進SDRAM內，然后轉移至SATA存儲設備中。

優選地，所述ARM處理器通過1000BASE-T連接外部上位機，以輸出采集的數據幀。

本發明還提供了一種利用所述的系統進行多通道串行總線高速數據采集處理的方法，包括以下步驟：

所述時間信息獲取模塊將GPS信號及秒脈沖發送至FPGA芯片；

所述FPGA芯片通過各串行總線控制器控制對應的串行總線收發器，對各串行總線收發器進行監聽操作，得到串行總線數據；并通過IP軟核從時間信息獲取模塊接收GPS信號，從中提取時間信息，并且用時間信息獲取模塊所輸出的秒脈沖細分時間，使得時間精確度不小于0.01ms，并將細分后的時間存入寄存器內；并將串行總線數據，和時間信息組合成為FPGA芯片的帶時間戳的內部幀格式后放入緩沖器中等待ARM處理器進行讀取；

所述ARM處理器讀取FPGA芯片內緩沖器中的數據幀后，將數據加上ARM設備碼，存入SATA存儲設備中。

(三)有益效果