[發(fā)明專利]一種提高芯片量產(chǎn)測(cè)試效率的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710895030.7
• 申請(qǐng)日: 2017-09-28
• 公開（公告）號(hào): CN107907814B
• 公開（公告）日: 2020-03-17
• 發(fā)明（設(shè)計(jì)）人: 方學(xué)南
• 申請(qǐng)（專利權(quán)）人: 芯海科技（深圳）股份有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 深圳市神州聯(lián)合知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44324
• 代理人: 王志強(qiáng)

本發(fā)明公開了一種提高芯片量產(chǎn)測(cè)試效率的方法，該方法首先芯片上電初始化串口，循環(huán)等待接收命令，當(dāng)接收到數(shù)據(jù)后，對(duì)接收到的數(shù)據(jù)進(jìn)行解析，區(qū)分命令是要配置寄存器還是進(jìn)入測(cè)試項(xiàng)，如果是進(jìn)入測(cè)試項(xiàng)，則把接收正確的數(shù)據(jù)當(dāng)作地址送至PC指針，PC指針根據(jù)地址指向不同的測(cè)試項(xiàng)目，相應(yīng)測(cè)試項(xiàng)目配置完成后，芯片再次循環(huán)等待接收命令，如果是進(jìn)入寄存器配置，則向指定的地址寫入數(shù)據(jù)，配置完成后，芯片進(jìn)入循環(huán)等待接收命令。該方法能夠最大程度上提升易用性和穩(wěn)定性，降低耦合性，增強(qiáng)擴(kuò)展性，從而降低測(cè)試工程師的開發(fā)難度，降低芯片生產(chǎn)測(cè)試成本。

技術(shù)領(lǐng)域

本發(fā)明屬于芯片測(cè)試的技術(shù)領(lǐng)域，特別涉及提高SOC和MCU類芯片產(chǎn)測(cè)效率的方法。

背景技術(shù)

芯片設(shè)計(jì)企業(yè)為了保證芯片到最終用戶手中時(shí)，芯片各項(xiàng)功能、性能指標(biāo)滿足要求，通常會(huì)進(jìn)行大量的測(cè)試驗(yàn)證。對(duì)于芯片設(shè)計(jì)企業(yè)，測(cè)試從大方向上可分為研發(fā)性測(cè)試和生產(chǎn)性測(cè)試，研發(fā)性測(cè)試周期一般在一至三個(gè)月之間，測(cè)試時(shí)會(huì)盡量覆蓋到芯片每一項(xiàng)功能和性能指標(biāo)，對(duì)測(cè)試時(shí)間不敏感。生產(chǎn)性測(cè)試對(duì)測(cè)試成本非常敏感，會(huì)兼顧測(cè)試成本和測(cè)試項(xiàng)，要求在最小成本下覆蓋率盡可能高。

目前在生產(chǎn)測(cè)試中通用的測(cè)試方法主要有以下三種：1、利用芯片IO口使能上拉時(shí)，輸入電平為高的特性，讓芯片檢測(cè)到IO口電平被拉低時(shí)，進(jìn)入測(cè)試項(xiàng)，不同的IO口關(guān)聯(lián)不同的測(cè)試項(xiàng)，外部測(cè)試系統(tǒng)拉低相應(yīng)IO口電平，進(jìn)入不同的測(cè)試項(xiàng)進(jìn)行測(cè)試，如圖1所示。2、利用芯片IO口使能上拉時(shí)，輸入電平為高的特性，使用兩個(gè)IO口輸入狀態(tài)組合，比如芯片設(shè)置A端口檢測(cè)到下降沿時(shí)進(jìn)入A測(cè)試項(xiàng)，在進(jìn)入B測(cè)試項(xiàng)時(shí)，要求A測(cè)試項(xiàng)測(cè)試完成且B端口檢測(cè)到下降沿，接著進(jìn)入C測(cè)試項(xiàng)要求B測(cè)試項(xiàng)測(cè)試完成且A檢測(cè)到下降沿，如此循環(huán)往復(fù)，如圖2所示。3、仿照四線SPI通信接口的形式，四個(gè)信號(hào)分別標(biāo)記為SCK，SDA，DOUT和CMD，在開始通信前，芯片循環(huán)等待CMD信號(hào)拉低，檢測(cè)到CMD下降沿后，開始接收8位數(shù)據(jù)，接收完8位數(shù)據(jù)后，拉高DOUT信號(hào)，然后芯片據(jù)接收到的數(shù)據(jù)選擇不同的測(cè)試項(xiàng)，如圖3所示。

方法一簡(jiǎn)單易用，但沒有反饋機(jī)制，IO口電平容易被影響，穩(wěn)定性差，同時(shí)滿足不了測(cè)試項(xiàng)很多，測(cè)試端口有限的情形。方法二解決了芯片IO端口少的問題，但和方法1類似，穩(wěn)定性差，且程序耦合性極強(qiáng)，驗(yàn)證和修改程序困難。方法三相對(duì)于前兩種方法有很大改進(jìn)，簡(jiǎn)單易用，耦合性低，擴(kuò)展性強(qiáng)，但測(cè)試效率較低，因?yàn)闇y(cè)試系統(tǒng)需要占用四個(gè)IO資源，如果芯片IO資源偏少，測(cè)試項(xiàng)需要復(fù)用通信IO口，則進(jìn)入下次測(cè)試，需要重啟芯片設(shè)置，測(cè)試成本上升，且其對(duì)輸入的數(shù)據(jù)沒有校驗(yàn)機(jī)制，穩(wěn)定性差。

發(fā)明內(nèi)容

基于此，因此本發(fā)明的首要目地是提供一種提高芯片量產(chǎn)測(cè)試效率的方法，該方法能夠最大程度上提升易用性和穩(wěn)定性，降低耦合性，增強(qiáng)擴(kuò)展性，從而降低測(cè)試工程師的開發(fā)難度，降低芯片生產(chǎn)測(cè)試成本。

本發(fā)明的另一個(gè)目地在于提供一種提高芯片量產(chǎn)測(cè)試效率的方法，該方法可以自由增減測(cè)試項(xiàng)，各測(cè)試項(xiàng)測(cè)試獨(dú)立，相關(guān)測(cè)試項(xiàng)配置完成后，程序返回接收命令狀態(tài)，不影響當(dāng)前測(cè)試項(xiàng)測(cè)試進(jìn)行，同時(shí)進(jìn)入下一項(xiàng)測(cè)試只需要再次發(fā)送命令，節(jié)省測(cè)試時(shí)間，大大節(jié)約測(cè)試成本。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為：

一種提高芯片量產(chǎn)測(cè)試效率的方法，其特征在于該方法首先芯片上電初始化串口，循環(huán)等待接收命令，當(dāng)接收到數(shù)據(jù)后，對(duì)數(shù)據(jù)進(jìn)行異或校驗(yàn)，確保接收數(shù)據(jù)正確，然后對(duì)接收到的數(shù)據(jù)進(jìn)行解析，區(qū)分命令是要配置寄存器還是進(jìn)入測(cè)試項(xiàng)，如果是進(jìn)入測(cè)試項(xiàng)，則把接收正確的數(shù)據(jù)當(dāng)作地址送至PC指針，PC指針根據(jù)地址指向不同的測(cè)試項(xiàng)目，相應(yīng)測(cè)試項(xiàng)目配置完成后，芯片再次循環(huán)等待接收命令，如果是進(jìn)入寄存器配置，則向指定的地址寫入數(shù)據(jù)，配置完成后，芯片進(jìn)入循環(huán)等待接收命令。

進(jìn)一步，所述方法，先初始化芯片，進(jìn)行相關(guān)配置，如果芯片本身帶有uart外設(shè)，則使用芯片自帶的外設(shè)，如果沒有，則用通用IO口模擬UART。