[發明專利]感測放大器電路

有效

• 申請號: 201710889425.6
• 申請日: 2017-09-27
• 公開（公告）號: CN107958678B
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 邁克爾·A·塞德;喬恩·斯科特·喬伊;邁克爾·加勒特·尼夫斯
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/08
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

在一個實施例中，感測放大器電路包括兩個電流路徑。每個路徑包括在存儲器讀取操作期間被配置為電流源的晶體管和第二晶體管。在存儲器讀取操作的第一階段中，第一電流路徑耦接到一個單元，并且第二電流路徑耦接到第二單元。感測放大器電路包括電容器，所述電容器在存儲器讀取操作的第一階段中耦接在兩個路徑的兩個對應的節點之間以存儲兩個節點之間的電壓差。在第二階段中，單元/電流路徑耦接交換并且電容器耦接到第二晶體管中的一個晶體管的控制端以控制晶體管的導電性，用于調整輸出節點的電壓以指示待所讀取數據的值。

技術領域

本發明大體上涉及存儲器電路，并且更具體地說涉及用于存儲器電路的感測放大器電路。

背景技術

一些存儲器電路使用感測放大器電路讀取存儲器電路的存儲器單元的存儲狀態。一些感測放大器電路包括參考路徑和感測路徑，該參考路徑包括參考單元，該感測路徑耦接到在讀取操作期間被讀取的單元。在一些例子中，將參考路徑的電流與感測路徑的電流成鏡像，并且將參考路徑的電流與感測路徑的電流進行比較以用于確定被讀取的存儲器單元的存儲狀態。

發明內容

根據本發明的第一方面，提供一種感測放大器電路，包括：

第一晶體管和第二晶體管，所述第一晶體管被配置為在存儲器讀取操作的第一階段的至少稍后部分期間以及在存儲器讀取操作的第二階段的至少初始部分期間用于第一電流路徑的電流源，并且所述第二晶體管被配置為在存儲器讀取操作的第一階段的至少稍后部分期間以及在存儲器讀取操作的第二階段的至少初始部分期間用于第二電流路徑的電流源；

第三晶體管，其位于所述第一電流路徑中；

第四晶體管，其位于所述第二電流路徑中；

電容器，其具有第一電極和第二電極，在存儲器讀取操作的第一階段中，所述第一電極耦接到所述第一電流路徑的節點并且所述第二電極耦接到所述第二電流路徑的節點，其中在存儲器讀取操作的第二階段中，所述第一電極耦接到所述第三晶體管的控制端并且所述第二電極耦接到所述第二電流路徑的所述節點；

其中在存儲器讀取操作的第一階段中，所述第一電流路徑經由處于閉合位置的第一開關耦接到第一單元并且所述第二電流路徑經由處于閉合位置的第二開關耦接到第二單元，在存儲器讀取操作的第一階段中，第三開關和第四開關是斷開的，其中在存儲器讀取操作的第二階段中，所述第一電流路徑經由處于閉合位置的所述第三開關耦接到所述第二單元并且所述第二電流路徑經由處于閉合位置的所述第四開關耦接到所述第一單元，在存儲器讀取操作的第二階段中，所述第一開關和所述第二開關是斷開的。

在一個或多個實施例中，所述第三晶體管和所述第四晶體管各自被表征為N溝道晶體管。

在一個或多個實施例中，所述第一晶體管和所述第二晶體管各自被表征為P溝道晶體管。

在一個或多個實施例中，在存儲器讀取操作的第一階段中，所述第一電極耦接到所述第三晶體管的控制端并且所述第二電極耦接到所述第四晶體管的控制端。

在一個或多個實施例中，所述第一電流路徑的所述節點位于所述第一晶體管與所述第三晶體管之間并且所述第二電流路徑的所述節點位于所述第二晶體管與所述第四晶體管之間。

在一個或多個實施例中，在存儲器讀取操作的第二階段中，所述第二電極耦接到所述第四晶體管的所述控制端。

在一個或多個實施例中，在存儲器讀取操作的第一階段中，所述第一電極經由處于閉合位置的第五開關耦接到所述第三晶體管的第一電流端，其中在存儲器讀取操作的第二階段中，所述第一開關是斷開的。

在一個或多個實施例中，在存儲器讀取操作的第一階段中并且在存儲器讀取操作的第二階段中，所述第二電極耦接到所述控制端和所述第四晶體管的第一電流端。