[發明專利]感測放大器電路

有效

• 申請號: 201710889425.6
• 申請日: 2017-09-27
• 公開（公告）號: CN107958678B
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 邁克爾·A·塞德;喬恩·斯科特·喬伊;邁克爾·加勒特·尼夫斯
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/08
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種感測放大器電路，其特征在于，包括：

第一電流路徑和第二電流路徑；

第一晶體管和第二晶體管，所述第一晶體管被配置為在存儲器讀取操作的第一階段的至少稍后部分期間以及在存儲器讀取操作的第二階段的至少初始部分期間用于第一電流路徑的電流源，并且所述第二晶體管被配置為在存儲器讀取操作的第一階段的至少稍后部分期間以及在存儲器讀取操作的第二階段的至少初始部分期間用于第二電流路徑的電流源；

第三晶體管，其位于所述第一電流路徑中；

第四晶體管，其位于所述第二電流路徑中；

電容器，其具有耦接到所述第三晶體管的控制端的第一電極和耦接到所述第四晶體管的控制端的第二電極；

其中在存儲器讀取操作的第一階段中，所述第一電極經由處于閉合位置的第五開關耦接到所述第一電流路徑的第一節點，在存儲器讀取操作的第二階段中，所述第五開關是斷開的；并且在存儲器讀取操作的第一階段中，所述第二電極經由處于閉合位置的第六開關耦接到所述第二電流路徑的第二節點，在存儲器讀取操作的第一階段和第二階段中，所述第六開關均是閉合的；

其中在存儲器讀取操作的第二階段中，所述第一電極耦接到所述第三晶體管的控制端并且所述第二電極耦接到所述第二電流路徑的所述節點；

其中在存儲器讀取操作的第一階段中，所述第一電流路徑經由處于閉合位置的第一開關耦接到第一單元并且所述第二電流路徑經由處于閉合位置的第二開關耦接到第二單元，在存儲器讀取操作的第一階段中，第三開關和第四開關是斷開的，其中在存儲器讀取操作的第二階段中，所述第一電流路徑經由處于閉合位置的所述第三開關耦接到所述第二單元并且所述第二電流路徑經由處于閉合位置的所述第四開關耦接到所述第一單元，在存儲器讀取操作的第二階段中，所述第一開關和所述第二開關是斷開的。

2.根據權利要求1所述的感測放大器電路，其特征在于，所述第三晶體管和所述第四晶體管各自被表征為N溝道晶體管。

3.根據權利要求1所述的感測放大器電路，其特征在于，所述第一晶體管和所述第二晶體管各自被表征為P溝道晶體管。

4.根據權利要求1所述的感測放大器電路，其特征在于，所述第一電流路徑的所述節點位于所述第一晶體管與所述第三晶體管之間并且所述第二電流路徑的所述節點位于所述第二晶體管與所述第四晶體管之間。

5.根據權利要求1所述的感測放大器電路，其特征在于，進一步包括：

第二電容器，其具有耦接到所述第一晶體管的所述控制端和所述第二晶體管的所述控制端的第一電極，其中在存儲器讀取操作的第二階段中，所述第二電容器上的電壓使所述第一晶體管的控制端發生偏置以控制通過所述第一電流路徑的電流的量并且使所述第二晶體管的控制端發生偏置以控制通過所述第二電流路徑的電流的量。

6.一種存儲器電路，其特征在于，包括根據權利要求1所述的感測放大器電路并且其進一步包括：

存儲器單元的陣列，所述感測放大器電路可耦接到所述陣列以確定所述陣列的至少一個存儲器單元的集合的存儲器單元的存儲狀態。

7.一種經由第一電流路徑和第二電流路徑讀取存儲器單元的方法，其特征在于，包括：

執行存儲器讀取操作的第一階段，在所述第一階段中，電容器的第一電極經由處于閉合位置的第五開關耦接到第一電流路徑的第一節點，在存儲器讀取操作的第二階段中，所述第五開關是斷開的；并且在存儲器讀取操作的第一階段中，所述電容器的第二電極經由處于閉合位置的第六開關耦接到第二電流路徑的第二節點，在存儲器計取操作的第一階段和第二階段中，所述第六開關均是閉合的；在所述第一階段中，所述電容器對所述第一節點與所述第二節點之間的電壓差進行采樣，所述第一電流路徑包括被配置為用于所述第一階段的至少稍后部分的電流源的第一晶體管，所述第二電流路徑包括被配置為用于所述第一階段的至少稍后部分的電流源的第二晶體管，所述第一電流路徑包括第三晶體管，所述第二電流路徑包括第四晶體管，所述第一節點位于所述第一晶體管與所述第三晶體管之間的所述第一電流路徑中，所述第二節點位于所述第二晶體管與所述第四晶體管之間的所述第二電流路徑中，在所述第一階段中，所述第一電流路徑經由處于閉合位置的第一開關耦接到第一單元并且所述第二電流路徑經由處于閉合位置的第二開關耦接到第二單元，在所述第一階段中，第三開關和第四開關是斷開的，所述電容器的所述第一電極耦接到所述第三晶體管的控制端，所述第二電極耦接到所述第四晶體管的控制端；

執行所述存儲器讀取操作的所述第二階段，在所述第二階段中，所述第一電極耦接到所述第三晶體管的控制端并且所述第二電極耦接到所述第二節點，在所述第二階段中，所述第二電極耦接到所述第四晶體管的控制端，在所述第二階段中，所述第一電流路徑經由處于閉合位置的所述第三開關耦接到所述第二單元并且所述第二電流路徑經由處于閉合位置的所述第四開關耦接到所述第一單元，在所述第二階段中，所述第一開關和所述第二開關是斷開的，所述第一晶體管被配置為用于所述第二階段的至少初始部分的電流源，所述第二晶體管被配置為用于所述第二階段的至少初始部分的電流源。