[發(fā)明專利]半導(dǎo)體器件的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710882503.X
• 申請(qǐng)日: 2017-09-26
• 公開(kāi)（公告）號(hào): CN109560047B
• 公開(kāi)（公告）日: 2020-10-09
• 發(fā)明（設(shè)計(jì)）人: 周飛
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路新技術(shù)研發(fā)(上海)有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238;H01L27/092
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 徐文欣;吳敏

本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供襯底，所述襯底上具有鰭部；在所述鰭部側(cè)壁和頂部上形成偽柵氧化層；在所述偽柵氧化層上形成保護(hù)層；在所述襯底上形成隔離層，所述隔離層位于所述保護(hù)層上并覆蓋鰭部側(cè)壁；在形成隔離層之后，對(duì)所述鰭部進(jìn)行離子摻雜；去除部分所述隔離層，形成覆蓋部分鰭部側(cè)壁的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)暴露出部分保護(hù)層。本發(fā)明通過(guò)在離子摻雜前形成偽柵氧化層，避免了熱處理形成偽柵氧化層過(guò)程中的熱效應(yīng)，熱效應(yīng)會(huì)使得摻雜鰭部中的摻雜離子產(chǎn)生擴(kuò)散，摻雜離子的擴(kuò)散會(huì)降低鰭部中的離子摻雜劑量，導(dǎo)致閾值電壓下降，影響器件性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其形成方法。

背景技術(shù)

隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度，以及更高的集成度的方向發(fā)展。晶體管作為最基本的半導(dǎo)體器件，目前正被廣泛應(yīng)用，傳統(tǒng)的平面晶體管對(duì)溝道電流的控制能力變?nèi)酰a(chǎn)生短溝道效應(yīng)而導(dǎo)致漏電流，最終影響半導(dǎo)體器件的電學(xué)性能。

為了克服晶體管的短溝道效應(yīng)，抑制漏電流，現(xiàn)有技術(shù)提出了鰭式場(chǎng)效應(yīng)晶體管(Fin FET)，鰭式場(chǎng)效應(yīng)晶體管是一種常見(jiàn)的多柵器件，鰭式場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)包括：位于半導(dǎo)體襯底表面的鰭部和隔離層，所述隔離層覆蓋部分所述鰭部的側(cè)壁，且隔離層表面低于鰭部頂部；位于隔離層表面，以及鰭部的頂部和側(cè)壁表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)的源區(qū)和漏區(qū)。

閾值電壓(Vt)和驅(qū)動(dòng)電流(Id)是MOS晶體管的兩個(gè)重要的電參數(shù)，也是在制造工藝中的重要控制參數(shù)。不同的核心電路(Core)和輸入/輸出電路(IO)具有不同的Vt和Id性能需求，因此控制晶體管的閾值電壓尤為重要。

然而，現(xiàn)有的半導(dǎo)體器件的形成方法容易影響所形成半導(dǎo)體器件的閾值電壓，從而使所形成的半導(dǎo)體器件性能較差。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問(wèn)題是提供一種半導(dǎo)體器件及其形成方法，能夠優(yōu)化半導(dǎo)體器件閾值電壓的穩(wěn)定性，提高半導(dǎo)體器件的電學(xué)性能和良率。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供襯底，所述襯底上具有鰭部；在所述鰭部側(cè)壁和頂部上形成偽柵氧化層；在所述偽柵氧化層上形成保護(hù)層；在所述襯底上形成隔離層，所述隔離層位于所述保護(hù)層上并覆蓋鰭部側(cè)壁；在形成隔離層之后，對(duì)所述鰭部進(jìn)行離子摻雜；去除部分所述隔離層，形成覆蓋部分鰭部側(cè)壁的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)暴露出部分保護(hù)層。

可選的，所述半導(dǎo)體器件的形成步驟還包括：在形成所述隔離結(jié)構(gòu)后，去除鰭部側(cè)壁和頂部上暴露出的保護(hù)層。

可選的，所述偽柵氧化層的形成工藝包括：熱氧化法或原子層沉積工藝。

可選的，所述偽柵氧化層的厚度為25埃～45埃。

可選的，所述隔離層的形成步驟包括：采用流體化學(xué)氣相沉積工藝形成初始隔離層，平坦化所述初始隔離層。

可選的，所述去除部分隔離層，形成隔離結(jié)構(gòu)的步驟包括：回刻蝕所述隔離層，暴露出所述鰭部的部分側(cè)壁，形成隔離結(jié)構(gòu)。

可選的，所述離子摻雜的步驟包括：對(duì)所述鰭部進(jìn)行離子注入。

可選的，所述離子注入的工藝為閾值電壓調(diào)節(jié)注入工藝。

可選的，所述閾值電壓調(diào)節(jié)注入的離子包括硼離子，能量范圍為1KeV～12KeV，劑量范圍為1E12atom/cm²～4E13atom/cm²。

可選的，所述閾值電壓調(diào)節(jié)注入的離子包括磷離子，能量范圍為5KeV～25KeV，劑量范圍為1E12atom/cm²～4E13atom/cm²。