[發明專利]半導體器件的形成方法

有效

• 申請號: 201710882503.X
• 申請日: 2017-09-26
• 公開（公告）號: CN109560047B
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術研發(上海)有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

1.一種半導體器件的形成方法，其特征在于，包括：

提供襯底，所述襯底上具有鰭部；

在所述襯底和所述鰭部的側壁和頂部形成本征層，所述本征層的材料為單晶硅；

在所述本征層上形成偽柵氧化層；

在所述偽柵氧化層上形成保護層；

在所述襯底上形成隔離層，所述隔離層位于所述保護層上并覆蓋鰭部側壁；

在形成隔離層之后，對所述鰭部進行離子摻雜；

去除部分所述隔離層，形成覆蓋部分鰭部側壁的隔離結構，所述隔離結構暴露出部分保護層。

2.如權利要求1所述的半導體器件的形成方法，其特征在于，還包括：在形成所述隔離結構后，去除鰭部側壁和頂部上暴露出的保護層。

3.如權利要求1所述的半導體器件的形成方法，其特征在于，所述偽柵氧化層的形成工藝包括：熱氧化法或原子層沉積工藝。

4.如權利要求3所述的半導體器件的形成方法，其特征在于，所述偽柵氧化層的厚度為25?！?5埃。

5.如權利要求1所述的半導體器件的形成方法，其特征在于，所述隔離層的形成步驟包括：采用流體化學氣相沉積工藝形成初始隔離層；平坦化所述初始隔離層。

6.如權利要求1所述的半導體器件的形成方法，其特征在于，所述去除部分隔離層，形成隔離結構的步驟包括：回刻蝕所述隔離層，暴露出所述鰭部的部分側壁，形成隔離結構。

7.如權利要求1所述的半導體器件的形成方法，其特征在于，所述離子摻雜的步驟包括：對所述鰭部進行離子注入。

8.如權利要求7所述的半導體器件的形成方法，其特征在于，所述離子注入的工藝為閾值電壓調節注入工藝。

9.如權利要求8所述半導體器件的形成方法 ，其特征在于，當所形成的晶體管為NMOS晶體管時；所述閾值電壓調節注入的離子包括硼離子，能量范圍為1KeV～12KeV，劑量范圍為1E12atom/cm²～4E13atom/cm²。

10.如權利要求8所述半導體器件的形成方法，其特征在于，當所形成的晶體管為PMOS晶體管時；所述閾值電壓調節注入的離子包括磷離子，能量范圍為5KeV～25KeV，劑量范圍為1E12atom/cm²～4E13atom/cm²。

11.如權利要求7所述的半導體器件的形成方法，其特征在于，所述離子摻雜的步驟還包括：在對所述鰭部進行離子注入之后，對所述鰭部進行退火處理；所述退火的溫度范圍為800攝氏度～1100攝氏度，所述退火的時間為5秒～100秒，所述退火的利用的氣體為氮氣，所述氮氣的流量范圍為10sccm～1000sccm。

12.如權利要求1所述的半導體器件的形成方法，其特征在于，所述鰭部的材料包括：硅、鍺、鍺化硅、砷化鎵、銦鎵砷；所述鰭部的形成步驟包括：在所述襯底上外延形成鰭部材料層，對所述鰭部材料層圖形化處理形成鰭部。

13.如權利要求1所述的半導體器件的形成方法，其特征在于，所述本征層的厚度為1納米～3納米；所述本征層的形成工藝包括外延生長工藝、原子層沉積工藝。

14.如權利要求1所述的半導體器件的形成方法，其特征在于，當所述鰭部的材料為鍺、鍺化硅、砷化鎵、銦鎵砷時，所述形成方法還包括：對所述本征層和偽柵氧化層的界面處進行等離子體氧化。

15.如權利要求1所述的半導體器件的形成方法，其特征在于，去除鰭部側壁和頂部的保護層后，對所述本征層和偽柵氧化層的界面處進行等離子體氧化。